TPS3430
- Factory-programmed precision watchdog timers:
- ±2.5% Accurate watchdog timeout and watchdog reset delays typical at 25°C
- Watchdog disable feature
- User-programmable watchdog timeout
- User-programmable watchdog reset delay
- Input voltage range: VDD = 1.6 V to 6.5 V
- Low supply current: IDD = 10 µA (typical)
- Open-drain output
- Small 3-mm × 3-mm, 10-Pin VSON package
- Junction operating temperature range: –40°C to +125°C
The TPS3430 is a standalone window watchdog timer with programmable watchdog window and programmable watchdog reset delay for a wide variety of applications. The TPS3430 window watchdog achieves 2.5% timing accuracy (typical at 25°C) and the watchdog output ( WDO) reset delay can be set by factory-programmed default delay settings, or programmed by an external capacitor. The watchdog can be disabled via the SET pins to avoid undesired watchdog timeouts during the development process or during power on.
The TPS3430 is available in a small 3.00-mm × 3.00-mm, 10-pin VSON package.
您可能會感興趣的類似產品
可直接投入的替代產品,相較於所比較的裝置,具備升級功能
技術文件
| 類型 | 標題 | 日期 | ||
|---|---|---|---|---|
| * | Data sheet | TPS3430 Window Watchdog Timer with Programmable Reset Delay datasheet (Rev. A) | PDF | HTML | 2021年 10月 1日 |
| Application note | Voltage Supervisors (Reset ICs): Frequently Asked Questions (FAQs) (Rev. A) | 2020年 3月 17日 | ||
| Application note | Open Load Detection and Limp Home Function in BCM | 2019年 8月 30日 | ||
| E-book | Voltage Supervisor and Reset ICs: Tips, Tricks and Basics | 2019年 6月 28日 | ||
| Technical article | Voltage supervisor requirements for e-meter applications | PDF | HTML | 2019年 1月 18日 | |
| Technical article | Improve circuit breaker leakage current response with a voltage supervisor | PDF | HTML | 2019年 1月 10日 | |
| Application brief | Latching a Watchdog Timer | 2018年 8月 26日 |
設計與開發
如需其他條款或必要資源,請按一下下方的任何標題以檢視詳細頁面 (如有)。
TPS3430EVM — 具有可編程重設延遲功能的 TPS3430 窗口監視計時器
TPS3430 評估模組 (EVM) 是評估 TP3430 裝置的平台。TPS3430 是一款獨立的視窗監視定時器,具有可編程 視窗監視 和可編程重設延遲,適用於各種應用。此裝置可用來監控 MCU 的監視輸入,如果可編程監視視窗中沒有脈衝抵達時,會觸發監視輸出。藉由設定 SET0 和 SET1 接腳,以及變更 CRST 和 CWD 的電容器,可以編程此裝置。
PSPICE-FOR-TI — PSpice® for TI 設計與模擬工具
PSpice for TI 設計和模擬環境可讓您使用其內建函式庫來模擬複雜的混合訊號設計。在進行佈局和製造之前,建立完整的終端設備設計和解決方案原型,進而縮短上市時間並降低開發成本。
在 PSpice for TI 設計與模擬工具中,您可以搜尋 TI (...)
| 封裝 | 針腳 | CAD 符號、佔位空間與 3D 模型 |
|---|---|---|
| VSON (DRC) | 10 | Ultra Librarian |
訂購與品質
- RoHS
- REACH
- 產品標記
- 鉛塗層/球物料
- MSL 等級/回焊峰值
- MTBF/FIT 估算值
- 材料內容
- 認證摘要
- 進行中持續性的可靠性監測
- 晶圓廠位置
- 組裝地點