Hochgeschwindigkeits-Mehrkanalanwendungen erfordern präzise Taktungslösungen, die in der Lage sind, Kanal-zu-Kanal-Anpassung des Versatzes (Skew) zu minimieren, um eine optimale Systemleistung in Bezug auf SNR, SFDR und ENOB zu erzielen. Dieses Referenzdesign kann zwei Hochgeschwindigkeitskanäle auf separaten Platinen unterstützen, indem es den LMX2594-Breitband-PLL von TI mit integrierten VCOs verwendet, um einen Takt von 10 MHz bis 15 GHz und SYSREF für JESD204B-Schnittstellen zu erzeugen. Das Phasenrauschen bei 10 kHz Offset beträgt bei einer Taktfrequenz von 15 GHz < -104 dBc/Hz. Die Verwendung der Hochgeschwindigkeitswandler-EVMs ADC12DJ3200 von TI ermöglicht einen Board-to-Board-Taktversatz von < 10 ps und einen SNR von 49,6 dB bei einem 5,25-GHz-Eingangssignal. Alle wichtigen Designprinzipien werden beschrieben und führen die Anwender durch die Bauteilauswahl und die Optimierung des Designs. Schließlich werden auch Schaltplan, Platinenlayout, Hardwaretests und Ergebnisse vorgestellt.
Eine voll bestückte Platine wurde nur für Test- und Leistungsvalidierung entwickelt. Sie wird nicht zum Verkauf angeboten.
Laden Sie sich sofort einsetzbare Systemdateien herunter, um Ihren Designprozess zu beschleunigen.
Überblick über Referenzdesigns und verifizierte Leistungstestdaten
Detaillierter Überblick über das Design-Layout zur Bestimmung der Position der Komponenten
Detaillierter Überblick über das Design-Layout zur Bestimmung der Position der Komponenten
Vollständige Liste mit Designkomponenten, Referenz-Bezeichnern und Hersteller-/Teilenummern
Vollständige Liste mit Designkomponenten, Referenz-Bezeichnern und Hersteller-/Teilenummern
Dateien für 3D-Modelle oder 2D-Zeichnungen von IC-Komponenten
Dateien für 3D-Modelle oder 2D-Zeichnungen von IC-Komponenten
Designdatei mit Informationen zur physikalischen Platinenschicht der Design-Platine
Designdatei mit Informationen zur physikalischen Platinenschicht der Design-Platine
Leiterplattenschicht-Plotdatei zur Erstellung des Design-Layouts der Leiterplatte
Leiterplattenschicht-Plotdatei zur Erstellung des Design-Layouts der Leiterplatte
Detailliertes Schaltplandiagramm für Design-Layout und Komponenten
Detailliertes Schaltplandiagramm für Design-Layout und Komponenten
Enthält TI-Produkte in der Entwicklung und mögliche Alternativen.
| Typ | Titel | Neueste englische Version herunterladen | Datum | ||
|---|---|---|---|---|---|
| * | Designleitfaden | Multichannel JESD204B 15-GHz Clocking Reference Design (Rev. A) | 14.06.2017 | ||
| Technischer Artikel | Step-by-step considerations for designing wide-bandwidth multichannel systems | PDF | HTML | 04.06.2019 | ||
| Technischer Artikel | Preparing for 5G applications: sync your multichannel JESD204B data acquisition sy | PDF | HTML | 28.08.2017 |
Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.
Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support.