Produktdetails

Protocols Analog, I2C, I2S, JTAG, RGMII, SPI, TDM, UART Configuration 2:1 SPDT Number of channels 4 Bandwidth (MHz) 200 Supply voltage (max) (V) 3.6 Ron (typ) (mΩ) 5000 Input/output voltage (min) (V) 0 Input/output voltage (max) (V) 3.6 Operating temperature range (°C) -40 to 85 Input/output continuous current (max) (mA) 128 COFF (typ) (pF) 5.5 Ron (max) (mΩ) 40000 VIH (min) (V) 2 VIL (max) (V) 0.8 Rating Catalog
Protocols Analog, I2C, I2S, JTAG, RGMII, SPI, TDM, UART Configuration 2:1 SPDT Number of channels 4 Bandwidth (MHz) 200 Supply voltage (max) (V) 3.6 Ron (typ) (mΩ) 5000 Input/output voltage (min) (V) 0 Input/output voltage (max) (V) 3.6 Operating temperature range (°C) -40 to 85 Input/output continuous current (max) (mA) 128 COFF (typ) (pF) 5.5 Ron (max) (mΩ) 40000 VIH (min) (V) 2 VIL (max) (V) 0.8 Rating Catalog
SOIC (D) 16 59.4 mm² 9.9 x 6 SSOP (DBQ) 16 29.4 mm² 4.9 x 6 TSSOP (PW) 16 32 mm² 5 x 6.4 TVSOP (DGV) 16 23.04 mm² 3.6 x 6.4 UQFN (RSV) 16 4.68 mm² 2.6 x 1.8 VQFN (RGY) 16 14 mm² 4 x 3.5
  • 5-Ω Switch Connection Between Two Ports
  • Rail-to-Rail Switching on Data I/O Ports
  • Ioff Supports Partial-Power-Down Mode Operation
  • Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II
  • ESD Protection Exceeds JESD 22
    • 2000-V Human-Body Model (A114-A)
    • 200-V Machine Model (A115-A)
  • 5-Ω Switch Connection Between Two Ports
  • Rail-to-Rail Switching on Data I/O Ports
  • Ioff Supports Partial-Power-Down Mode Operation
  • Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II
  • ESD Protection Exceeds JESD 22
    • 2000-V Human-Body Model (A114-A)
    • 200-V Machine Model (A115-A)

The SN74CBTLV3257 device is a 4-bit 1-of-2 high-speed FET multiplexer/demultiplexer. The low on-state resistance of the switch allows connections to be made with minimal propagation delay.

The select (S) input controls the data flow. The FET multiplexers/demultiplexers are disabled when the output-enable (OE) input is high.

This device is fully specified for partial-power-down applications using Ioff. The Ioff feature ensures that damaging current will not backflow through the device when it is powered down. The device has isolation during power off.

To ensure the high-impedance state during power up or power down, OE should be tied to VCC through a pullup resistor; the minimum value of the resistor is determined by the current-sinking capability of the driver.

The SN74CBTLV3257 device is a 4-bit 1-of-2 high-speed FET multiplexer/demultiplexer. The low on-state resistance of the switch allows connections to be made with minimal propagation delay.

The select (S) input controls the data flow. The FET multiplexers/demultiplexers are disabled when the output-enable (OE) input is high.

This device is fully specified for partial-power-down applications using Ioff. The Ioff feature ensures that damaging current will not backflow through the device when it is powered down. The device has isolation during power off.

To ensure the high-impedance state during power up or power down, OE should be tied to VCC through a pullup resistor; the minimum value of the resistor is determined by the current-sinking capability of the driver.

Herunterladen Video mit Transkript ansehen Video

Ähnliche Produkte, die für Sie interessant sein könnten

Drop-In-Ersatz mit gegenüber dem verglichenen Baustein verbesserter Funktionalität
TMUX1574 AKTIV 4-Kanal-Analogschalter, Abschaltschutz, 1,8-V-Eingangslogik, 5 V, 2:1 (SPDT) Upgraded 2-GHz bandwidth, 2-Ω RON, and 1.8-V logic support
Selbe Funktionalität wie der verglichene Baustein bei abweichender Anschlussbelegung
TMUX1575 AKTIV 2:1 (SPDT) 4-kanaliger, ausgeschalteter Schutzschalter mit geringer Kapazität und 1,2-V-Logik This product is in a 60% smaller WCSP package, operates at 1.8-GHz bandwidth and supports 1.2-V logic.

Technische Dokumentation

star =Von TI ausgewählte Top-Empfehlungen für dieses Produkt
Keine Ergebnisse gefunden. Bitte geben Sie einen anderen Begriff ein und versuchen Sie es erneut.
Alle anzeigen 20
Typ Titel Datum
* Data sheet SN74CBTLV3257 Low-Voltage 4-Bit 1-of-2 FET Multiplexer/Demultiplexer datasheet (Rev. M) PDF | HTML 24 Jul 2018
Application note Selecting the Correct Texas Instruments Signal Switch (Rev. E) PDF | HTML 02 Jun 2022
Application note Multiplexers and Signal Switches Glossary (Rev. B) PDF | HTML 01 Dez 2021
Application brief Enabling SPI-Based Flash Memory Expansion by Using Multiplexers (Rev. B) PDF | HTML 07 Okt 2021
Application brief Eliminate Power Sequencing with Powered-off Protection Signal Switches (Rev. C) PDF | HTML 06 Jan 2021
Selection guide Little Logic Guide 2018 (Rev. G) 06 Jul 2018
Selection guide Logic Guide (Rev. AB) 12 Jun 2017
Application note How to Select Little Logic (Rev. A) 26 Jul 2016
Application note Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 02 Dez 2015
User guide LOGIC Pocket Data Book (Rev. B) 16 Jan 2007
More literature Digital Bus Switch Selection Guide (Rev. A) 10 Nov 2004
Product overview Design Summary for WCSP Little Logic (Rev. B) 04 Nov 2004
Application note Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 08 Jul 2004
User guide Signal Switch Data Book (Rev. A) 14 Nov 2003
Application note Bus FET Switch Solutions for Live Insertion Applications 07 Feb 2003
Application note Texas Instruments Little Logic Application Report 01 Nov 2002
Application note TI IBIS File Creation, Validation, and Distribution Processes 29 Aug 2002
More literature Standard Linear & Logic for PCs, Servers & Motherboards 13 Jun 2002
User guide CBT (5-V) And CBTLV (3.3-V) Bus Switches Data Book (Rev. B) 01 Dez 1998
Selection guide Logic Guide (Rev. AC) PDF | HTML 01 Jun 1994

Design und Entwicklung

Weitere Bedingungen oder erforderliche Ressourcen enthält gegebenenfalls die Detailseite, die Sie durch Klicken auf einen der unten stehenden Titel erreichen.

Evaluierungsplatine

DLPDLCR4710EVM-G2 — Full HD DLP4710-Chipsatz – Evaluierungsmodul

Das DLP® LightCrafter Display 4710 EVM-G2 ist eine benutzerfreundliche Plug-&-Play-Evaluierungsplattform für den Full-HD-Chipsatz DLP4710. Der Chipsatz DLP4710 ist für den Einsatz in einem breiten Spektrum von Display-Anwendungen wie mobilen Projektoren, bildschirmlosen Fernsehern, interaktiven (...)
Benutzerhandbuch: PDF
Evaluierungsplatine

PP-SALB2-EVM — PP-SALB2-EVM – Evaluierungsmodul für die Smart-Amp-Lautsprechercharakterisierungsplatine (Learnin

Diese Platine unterstützt: TAS2555YZEVMTAS2557EVM und TAS2559EVM.

Die Platine für intelligente Verstärkerlautsprechercharakterisierung bietet Benutzenden bei Verwendung mit einem unterstützten intelligenten Verstärker von TI und der PurePath-Konsolensoftware die Möglichkeit, (...)

Benutzerhandbuch: PDF
Evaluierungsplatine

TMDSCSK388 — DM38x Kamera-Starterkit (CSK)

Mit dem Kamera-Starterkit (CSK) DM38x können drahtlos oder drahtgebunden vernetzte digitale Videoanwendungen wie Sicherheitskameras, Fahrzeug-Festplattenrecorder, Endoskope, am Körper tragbare Actionkameras, Drohnen, Türklingeln mit Kamera, Babyüberwachungsgeräte und andere vernetzte Videolösungen (...)

Benutzerhandbuch: PDF
Evaluierungsplatine

TMDXEVM368 — TMS320DM36x – Evaluierungsmodul

Mit dem Digitalvideo-Evaluierungsmodul (DVEVM) TMS320DM36x können die Digitalmedienprozessoren (DMx) von TI direkt getestet und digitale Videoanwendungen wie IP-Sicherheitskameras, Actionkameras, Drohnen, Wearables, digitale Beschilderungen, Video-Türklingeln und andere Digitalvideoprodukte (...)

Benutzerhandbuch: PDF
Schnittstellenadapter

LEADED-ADAPTER1 — Oberflächenmontierbarer DIP-Header-Adapter zur schnellen Prüfung der 5-, 8-, 10-, 16- und 24-poligen

Die EVM-LEADED1-Platine ermöglicht schnelles Testen und Testbrettaufbauten von gängigen bleihaltigen Gehäusen von TI.  Die Platine verfügt über Anschlussflächen, um die oberflächenmontierten Gehäuse D, DBQ, DCT,DCU, DDF, DGS, DGV und PW von TI in 100-mil-DIP-Stiftleisten umzuwandeln.     

Benutzerhandbuch: PDF
Schnittstellenadapter

LEADLESS-ADAPTER1 — Oberflächenmontierbarer DIP-Header-Adapter zum Testen der 6-, 8-, 10-, 12-, 14-, 16- und 20-poligen

Die EVM-LEADLESS1-Platine ermöglicht schnelles Testen und Testbrettaufbauten von gängigen bleifreien Gehäusen von TI.  Die Platine verfügt über Anschlussflächen, um die oberflächenmontierten Gehäuse DRC, DTP, DQE, RBW, RGY, RSE, RSV, RSW RTE, RTJ, RUK , RUC, RUG, RUM, RUT und YZP von TI in (...)
Benutzerhandbuch: PDF
Simulationsmodell

HSPICE Model for SN74CBTLV3257

SCDM133.ZIP (180 KB) - HSpice Model
Simulationsmodell

SN74CBTLV3257 IBIS Model (Rev. A)

SCDM013A.ZIP (25 KB) - IBIS Model
Referenzdesigns

TIDA-00179 — Referenzdesign für universelle digitale Schnittstelle zur Anbindung von Absolutwertgebern

TIDA-00179 ist eine EMC-konforme digitale Universalschnittstelle zum Anschluss von Absolutwertgebern wie EnDat 2.2, Biss®, SSI oder HIPERFACE DSL®. Dieses Referenzdesign unterstützt einen großen Eingangsspannungsbereich von 15 V bis 60 V (24 V nom). Ein Anschluss mit 3,3-V-Logik-E/A-Signalen (...)
Design guide: PDF
Schaltplan: PDF
Referenzdesigns

TIDEP0057 — Referenzdesign für mehrprotokollfähige digitale Positions-Encode-Masterschnittstelle mit AM437x auf

Dies ist ein Referenzdesign für die industrielle Kommunikation auf Sitara™-Prozessoren mit der programmierbaren Echtzeitrecheneinheit und dem Industriekommunikationssubsystem (Programmable Real-time Unit and Industrial Communication Subsystem, PRU-ICSS). Dieses Design beschreibt die integrierte (...)
Design guide: PDF
Schaltplan: PDF
Referenzdesigns

TIDA-01021 — Mehrkanaliges JESD204B 15-GHz-Taktreferenzdesign für DSO-, Radar- und 5G-Drahtlos-Tester

Hochgeschwindigkeits-Mehrkanalanwendungen erfordern präzise Taktungslösungen, die in der Lage sind, Kanal-zu-Kanal-Anpassung des Versatzes (Skew) zu minimieren, um eine optimale Systemleistung in Bezug auf SNR, SFDR und ENOB zu erzielen. Dieses Referenzdesign kann zwei Hochgeschwindigkeitskanäle (...)
Design guide: PDF
Schaltplan: PDF
Referenzdesigns

TIDA-01023 — Referenzdesign zur JESD204B-Takt-Erzeugung mit hoher Kanalanzahl für RADAR- und 5G-Drahtlostester

Highspeed-Mehrkanalanwendungen erfordern rauscharme und skalierbare Taktlösungen, die eine präzise Kanal-zu-Kanal-Anpassung des Versatzes ermöglichen, um ein optimales System-SNR, SFDR und ENOB zu erreichen. Dieses Referenzdesign unterstützt synchronisierte Taktgeber mit hoher Kanalanzahl von (...)
Design guide: PDF
Schaltplan: PDF
Referenzdesigns

TIDA-01024 — Referenzdesign JESD204B-Daisy-Chain-Taktquelle , hoher Kanalzahl für RADAR- und 5G-Drahtlos-Tester

Highspeed-Mehrkanalanwendungen erfordern rauscharme und skalierbare Taktlösungen, die eine präzise Kanal-zu-Kanal-Anpassung des Versatzes ermöglichen, um ein optimales System-SNR, SFDR und ENOB zu erreichen. Dieses Referenzdesign unterstützt die Skalierung bis zu JESD204B synchronisierte Taktgeber (...)
Design guide: PDF
Schaltplan: PDF
Referenzdesigns

TIDEP0054 — Referenzdesign für PRP-Implementierung (Parallel Redundancy Protocol) über Ethernet für die Schaltan

Dies ist ein Referenzdesign für hochzuverlässige Netzwerkkommunikation mit geringer Latenz für die Automatisierung von Umspannwerken in intelligenten Übertragungs- und Verteilungsnetzen. Es unterstützt die PRP-Spezifikation (Parallel Redundancy Protocol) im IEC 62439-Standard unter Verwendung des (...)
Design guide: PDF
Schaltplan: PDF
Referenzdesigns

TIDA-01226 — Referenzdesign für kompakte Projektionslösung mit DLP Pico-Technologie und Full HD 1080p (bis zu 16 

Dieses Referenzdesign mit dem DLP-Pico™-TRP-Display-Chipsatz mit 0,47 Zoll und Full-HD 1080 p, das im Evaluierungsmodul (EVM) DLP LightCrafter Display 4710 G2 implementiert ist, ermöglicht den Einsatz von Full-HD-Auflösung für Anwendungen mit Projektionsdisplay wie Zubehörprojektoren, (...)
Design guide: PDF
Schaltplan: PDF
Referenzdesigns

TIDEP0043 — Referenzdesign für Acontis EtherCAT Master Stack

The acontis EC-Master EtherCAT Master stack is a highly portable software stack that can be used on various embedded platforms. The EC-Master supports the high performance TI Sitara MPUs,  it provides a sophisticated EtherCAT Master solution which customers can use to implement EtherCAT (...)
Design guide: PDF
Schaltplan: PDF
Gehäuse Pins CAD-Symbole, Footprints und 3D-Modelle
SOIC (D) 16 Ultra Librarian
SSOP (DBQ) 16 Ultra Librarian
TSSOP (PW) 16 Ultra Librarian
TVSOP (DGV) 16 Ultra Librarian
UQFN (RSV) 16 Ultra Librarian
VQFN (RGY) 16 Ultra Librarian

Bestellen & Qualität

Beinhaltete Information:
  • RoHS
  • REACH
  • Bausteinkennzeichnung
  • Blei-Finish/Ball-Material
  • MSL-Rating / Spitzenrückfluss
  • MTBF-/FIT-Schätzungen
  • Materialinhalt
  • Qualifikationszusammenfassung
  • Kontinuierliches Zuverlässigkeitsmonitoring
Beinhaltete Information:
  • Werksstandort
  • Montagestandort

Empfohlene Produkte können Parameter, Evaluierungsmodule oder Referenzdesigns zu diesem TI-Produkt beinhalten.

Support und Schulungen

TI E2E™-Foren mit technischem Support von TI-Ingenieuren

Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.

Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support. ​​​​​​​​​​​​​​

Videos