Startseite Datenwandler Analog-Digital-Wandler (ADCs) Highspeed-ADCs (≥ 10 MSPS)
Startseite
Datenwandler
Analog-Digital-Wandler (ADCs)
Highspeed-ADCs (≥ 10 MSPS)

ADC12DJ2700

AKTIV

12-Bit-, duale 2,7-GSPS- oder einfache 5,4-GSPS-Analog-zu-Digital-Wandler (LVDS-Schnittstelle) mit H

Jetzt bestellen
Datenblatt

ADC12DJ2700

AKTIV
Datenblatt Jetzt bestellen

Produktdetails

Sample rate (max) (Msps) 2700, 5400 Resolution (Bits) 12 Number of input channels 1, 2 Interface type JESD204B Analog input BW (MHz) 8000 Features Ultra High Speed Rating Catalog Peak-to-peak input voltage range (V) 0.8 Power consumption (typ) (mW) 2700 Architecture Folding Interpolating SNR (dB) 57.7 ENOB (bit) 9 SFDR (dB) 75 Operating temperature range (°C) -40 to 85 Input buffer Yes
Sample rate (max) (Msps) 2700, 5400 Resolution (Bits) 12 Number of input channels 1, 2 Interface type JESD204B Analog input BW (MHz) 8000 Features Ultra High Speed Rating Catalog Peak-to-peak input voltage range (V) 0.8 Power consumption (typ) (mW) 2700 Architecture Folding Interpolating SNR (dB) 57.7 ENOB (bit) 9 SFDR (dB) 75 Operating temperature range (°C) -40 to 85 Input buffer Yes
FCCSP (AAV) 144 100 mm² 10 x 10 FCCSP (ZEG) 144 100 mm² 10 x 10
  • ADC core:
    • 12-bit resolution
    • Up to 5.4 GSPS in single-channel mode
    • Up to 2.7 GSPS in dual-channel mode
  • Performance specifications:
    • Noise floor (no signal, VFS = 1.0 VPP-DIFF):
      • Dual-channel mode: –151.6 dBFS/Hz
      • Single-channel mode: –153.8 dBFS/Hz
    • HD2, HD3: –65 dBc up to 3 GHz
  • Buffered analog inputs with VCMI of 0 V:
    • Analog input bandwidth (–3 dB): 8.0 GHz
    • Usable input frequency range: >10 GHz
    • Full-scale input voltage (VFS, default): 0.8 VPP
    • Analog input common-mode (VICM): 0 V
  • Noiseless aperture delay (TAD) adjustment:
    • Precise sampling control: 19-fs step
    • Simplifies synchronization and interleaving
    • Temperature and voltage invariant delays
  • Easy-to-use synchronization features:
    • Automatic SYSREF timing calibration
    • Timestamp for sample marking
  • JESD204B serial data interface:
    • Supports subclass 0 and 1
    • Maximum lane rate: 12.8 Gbps
    • Up to 16 lanes allows reduced lane rate
  • Digital down-converters in dual-channel mode:
    • Real output: DDC bypass or 2x decimation
    • Complex output: 4x, 8x, or 16x decimation
    • Four independent 32-Bit NCOs per DDC
  • Power consumption: 2.7 W
  • Power supplies: 1.1 V, 1.9 V
  • ADC core:
    • 12-bit resolution
    • Up to 5.4 GSPS in single-channel mode
    • Up to 2.7 GSPS in dual-channel mode
  • Performance specifications:
    • Noise floor (no signal, VFS = 1.0 VPP-DIFF):
      • Dual-channel mode: –151.6 dBFS/Hz
      • Single-channel mode: –153.8 dBFS/Hz
    • HD2, HD3: –65 dBc up to 3 GHz
  • Buffered analog inputs with VCMI of 0 V:
    • Analog input bandwidth (–3 dB): 8.0 GHz
    • Usable input frequency range: >10 GHz
    • Full-scale input voltage (VFS, default): 0.8 VPP
    • Analog input common-mode (VICM): 0 V
  • Noiseless aperture delay (TAD) adjustment:
    • Precise sampling control: 19-fs step
    • Simplifies synchronization and interleaving
    • Temperature and voltage invariant delays
  • Easy-to-use synchronization features:
    • Automatic SYSREF timing calibration
    • Timestamp for sample marking
  • JESD204B serial data interface:
    • Supports subclass 0 and 1
    • Maximum lane rate: 12.8 Gbps
    • Up to 16 lanes allows reduced lane rate
  • Digital down-converters in dual-channel mode:
    • Real output: DDC bypass or 2x decimation
    • Complex output: 4x, 8x, or 16x decimation
    • Four independent 32-Bit NCOs per DDC
  • Power consumption: 2.7 W
  • Power supplies: 1.1 V, 1.9 V

The ADC12DJ2700 device is an RF-sampling, giga-sample, analog-to-digital converter (ADC) that can directly sample input frequencies from DC to above 10 GHz. In dual-channel mode, the ADC12DJ2700 can sample up to 2700 MSPS and up to 5400 MSPS in single-channel mode. Programmable tradeoffs in channel count (dual-channel mode) and Nyquist bandwidth (single-channel mode) allow development of flexible hardware that meets the needs of both high channel count or wide instantaneous signal bandwidth applications. Full-power input bandwidth (–3 dB) of 8.0 GHz, with usable frequencies exceeding the –3-dB point in both dual- and single-channel modes, allows direct RF sampling of L-band, S-band, C-band, and X-band for frequency agile systems.

The ADC12DJ2700 uses a high-speed JESD204B output interface with up to 16 serialized lanes and subclass-1 compliance for deterministic latency and multi-device synchronization. The serial output lanes support up to 12.8 Gbps and can be configured to trade-off bit rate and number of lanes. Innovative synchronization features, including noiseless aperture delay (TAD) adjustment and SYSREF windowing, simplify system design for phased array radar and MIMO communications. Optional digital down converters (DDCs) in dual-channel mode allow for reduction in interface rate (real and complex decimation modes) and digital mixing of the signal (complex decimation modes only).

The ADC12DJ2700 device is an RF-sampling, giga-sample, analog-to-digital converter (ADC) that can directly sample input frequencies from DC to above 10 GHz. In dual-channel mode, the ADC12DJ2700 can sample up to 2700 MSPS and up to 5400 MSPS in single-channel mode. Programmable tradeoffs in channel count (dual-channel mode) and Nyquist bandwidth (single-channel mode) allow development of flexible hardware that meets the needs of both high channel count or wide instantaneous signal bandwidth applications. Full-power input bandwidth (–3 dB) of 8.0 GHz, with usable frequencies exceeding the –3-dB point in both dual- and single-channel modes, allows direct RF sampling of L-band, S-band, C-band, and X-band for frequency agile systems.

The ADC12DJ2700 uses a high-speed JESD204B output interface with up to 16 serialized lanes and subclass-1 compliance for deterministic latency and multi-device synchronization. The serial output lanes support up to 12.8 Gbps and can be configured to trade-off bit rate and number of lanes. Innovative synchronization features, including noiseless aperture delay (TAD) adjustment and SYSREF windowing, simplify system design for phased array radar and MIMO communications. Optional digital down converters (DDCs) in dual-channel mode allow for reduction in interface rate (real and complex decimation modes) and digital mixing of the signal (complex decimation modes only).
open-in-new Andere Highspeed-ADCs (≥ 10 MSPS) suchen
Herunterladen Video mit Transkript ansehen Video

Ähnliche Produkte, die für Sie interessant sein könnten

open-in-new Alternativen vergleichen
Gleiche Funktionalität, gleiche Pinbelegung wie verglichener Baustein
ADC08DJ5200RF AKTIV 8-Bit-RF-Sampling-ADC mit 5,2-Zweikanal-GSPS oder 10,4-Zweikanal-GSPS ADC08DJ5200RF offers higher speed, lower resolution, and no DDC.
ADC12DJ4000RF AKTIV 12-Bit-RF-Sampling-ADC mit 4-Zweikanal-GSPS oder 8-Einkanal-GSPS ADC12DJ4000RF offers higher speed, DDC in both single and dual modes, and internal dither.

Technische Dokumentation

star =Von TI ausgewählte Top-Empfehlungen für dieses Produkt
Keine Ergebnisse gefunden. Bitte geben Sie einen anderen Begriff ein und versuchen Sie es erneut.
Alle anzeigen 3
Typ Titel Datum
* Data sheet ADC12DJ2700 5.4-GSPS Single-Channel or 2.7-GSPS Dual-Channel, 12-bit, RF-Sampling Analog-to-Digital Converter (ADC) datasheet (Rev. A) PDF | HTML 21 Feb 2019
Application notes Intel Stratix 10 GX 16-Lane RX JESD204B-ADC12DJ3200 Interoperability Reference Design 30 Mai 2018
EVM User's guide ADCxxDJxx00 Evaluation Module User's Guide (Rev. A) 09 Jan 2018

Design und Entwicklung

Weitere Bedingungen oder erforderliche Ressourcen enthält gegebenenfalls die Detailseite, die Sie durch Klicken auf einen der unten stehenden Titel erreichen.

Evaluierungsplatine

ADC12DJ2700EVM — ADC12DJ2700 – ADC mit HF-Abtastung, 12 Bit, dual 2,7 GSPS oder einzeln 5,4 GSPS – Evaluierungsmodul

Das ADC12DJ2700-Evaluierungsmodul (EVM) ermöglicht die Evaluierung des Bausteins ADC12DJ2700. Der ADC12DJ2700 ist ein energieeffizienter Analog-zu-Digital-Wandler (ADC) mit HF-Abtastung, 12 Bit, Zweikanal 5,2 GSPS oder Einkanal 10,4 GSPS, mit einem gepufferten Analogeingang, integriertem (...)

Benutzerhandbuch: PDF
Nicht verfügbar auf TI.com
Evaluierungsplatine

ANNAP-3P-WWDM60 — Annapolis Microsystems 4-Kanal-ADC, 2-Kanal-DAC FPGA-Mezzanine-Karte für bis zu 10 GSPS

This high performance WILD FMC+ DM60 ADC & DAC has two input bandwidth options, internal sample clock options and internal 10MHz reference clock options. The WWDM60 has a choice of speed grades that utilize the ADC12DJ2700, ADC12DJ3200 and ADC12DJ5200RF up to 10GSPS. It allows for ADC and DAC (...)
Von: Annapolis Micro Systems
Partner-Website besuchen
Firmware

TI-JESD204-IP — JESD204-Schnelldesign-IP für FPGAs, die mit Highspeed-Datenwandlernvon TI verbunden sind

Die JESD204 Rapid Design IP ist dazu entwickelt worden, FPGA-Technikern einen beschleunigten Weg zu einem funktionierenden JESD204-System zu ermöglichen. Diese IP ist derart ausgelegt worden, dass nachgelagerte digitale Verarbeitung und sonstige Anwendungslogik von den meisten leistungs- und (...)
Anfordern
Simulationsmodell

ADC12DJ3200 IBIS Model

SLVMC42.ZIP (36 KB) - IBIS Model
Herunterladen
Simulationsmodell

ADC12DJ3200 IBIS-AMI Model

SLVMC55.ZIP (5569 KB) - IBIS-AMI Model
Herunterladen
Berechnungstool

FREQ-DDC-FILTER-CALC — RF-Sampling Frequency Planner, Analog Filter, and DDC Excel Calculator

This Excel calculator provides system designers a way to simplify the design and debugging of direct RF-sampling receivers. It offers three functions: frequency planning, analog filtering, and decimation filter spur location.

In the concept phase, a frequency-planning tool enables fine tuning of (...)

Unterstützte Produkte und Hardware

Unterstützte Produkte und Hardware

Produkte
Empfänger
ADC32RF80 — Zweikanal-14-Bit-3-GSPS-Doppel-DDC/Kanal-Breitbandempfänger mit HF-Abtastung und Rückkopplungs-IC ADC32RF82 — Zweikanal-14-Bit-Telekommunikationsempfänger mit 2,45 GSPS, HF-Abtastung und Rückkopplungs-IC ADC32RF83 — Zweikanal-14-Bit/3-GSPS-Breitband-Empfänger und Rückkopplungs-IC mit einem DCC/Kanal und HF-Abtastun
Highspeed-ADCs (≥ 10 MSPS)
ADC08DJ3200 — Analog-zu-Digital-Wandler (ADC), 8 Bit, zweifach 3,2 GSPS oder einzeln 6,4 GSPS, HF-Abtastung ADC12DJ2700 — 12-Bit-, duale 2,7-GSPS- oder einfache 5,4-GSPS-Analog-zu-Digital-Wandler (LVDS-Schnittstelle) mit H ADC12DJ3200 — 12-Bit-, duale 3,2-GSPS- oder einfache 6,4-GSPS-Analog-zu-Digital-Wandler (LVDS-Schnittstelle) mit H ADC12DJ5200RF — 12-Bit-RF-Sampling-ADC mit 5,2-Zweikanal-GSPS oder 10,4-Zweikanal-GSPS ADC12J1600 — Analog-zu-Digital-Wandler (ADC), 12-Bit, 1.6 GSPS, mit HF-Abtastung ADC12J2700 — Analog-zu-Digital-Wandler (ADC), 12-Bit, 2.7 GSPS, mit HF-Abtastung ADC12J4000 — Analog-zu-Digital-Wandler (ADC), 12-Bit, 4.0 GSPS, mit HF-Abtastung ADC31RF80 — 14-Bit, 3-GSPS, HF-Abtast-Breitbandempfänger und Feedback-IC ADC32RF42 — Zweikanaliger Analog-Digital-Wandler (ADC), 14-Bit, 1,5 GSPS, HF-Abtastung ADC32RF44 — Zweikanaliger Analog-Digital-Wandler (ADC), 14-Bit, 2,6 GSPS, HF-Abtastung ADC32RF45 — Zweikanaliger, 14-Bit, 3 GSPS Analog-Digital-Wandler (ADC) mit RF-Abtastung
HF-Abtasttransceiver
AFE7422 — HF-Abtasttransceiver mit 2 Sende-, 2 Empfangskanälen, 10 MHz bis 6 GHz, max. 1200 MHz IBW AFE7444 — HF-Abtasttransceiver mit 4 Sende-, 4 Empfangskanälen, 10 MHz bis 6 GHz, max. 600 MHz IBW
Herunterladen
Simulationstool

PSPICE-FOR-TI — PSpice® für TI Design-und Simulationstool

PSpice® für TI ist eine Design- und Simulationsumgebung, welche Sie dabei unterstützt, die Funktionalität analoger Schaltungen zu evaluieren. Diese voll ausgestattete Design- und Simulationssuite verwendet eine analoge Analyse-Engine von Cadence®. PSpice für TI ist kostenlos erhältlich und (...)
Anfordern
Referenzdesigns

TIDA-01021 — Mehrkanaliges JESD204B 15-GHz-Taktreferenzdesign für DSO-, Radar- und 5G-Drahtlos-Tester

High speed multi-channel applications require precise clocking solutions capable of managing channel-to-channel skew in order to achieve optimal system SNR, SFDR, and ENOB. This reference design is capable of supporting two high speed channels on separate boards by utilizing TI’s LMX2594 (...)
Design guide: PDF
Schaltplan: PDF
Referenzdesigns

TIDA-01022 — Referenzdesign für flexibles Mehrkanal-AFE mit 3,2 GSPS für DSOs, Radar und drahtlose 5G-Prüfgeräte

This high speed multi-channel data capture reference design enables optimum system performance. System designers needs to consider critical design parameters like clock jitter and skew for high speed multi-channel clock generation, which affects overall system SNR, SFDR, channel to channel skew (...)
Design guide: PDF
Schaltplan: PDF
Gehäuse Pins Herunterladen
FCCSP (AAV) 144 Optionen anzeigen
FCCSP (ZEG) 144 Optionen anzeigen
Es gelten die allgemeinen Geschäftsbedingungen von TI für Evaluierungsartikel.

Bestellen & Qualität

Beinhaltete Information:
  • RoHS
  • REACH
  • Bausteinkennzeichnung
  • Blei-Finish/Ball-Material
  • MSL-Rating / Spitzenrückfluss
  • MTBF-/FIT-Schätzungen
  • Materialinhalt
  • Qualifikationszusammenfassung
  • Kontinuierliches Zuverlässigkeitsmonitoring
Beinhaltete Information:
  • Werksstandort
  • Montagestandort

Empfohlene Produkte können Parameter, Evaluierungsmodule oder Referenzdesigns zu diesem TI-Produkt beinhalten.

Support und Schulungen

TI E2E™-Foren mit technischem Support von TI-Ingenieuren

Alle Forenthemen auf Englisch anzeigen

Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.

Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support. ​​​​​​​​​​​​​​

Videos