Las aplicaciones multicanal de alta velocidad requieren soluciones de reloj escalables y de bajo nivel de ruido, capaces de ajustar con precisión el desajuste entre canales, para lograr un rendimiento adecuado del sistema en términos de relación señal-ruido (SNR), alto rango dinámico libre de espurios (SFDR) y número efectivo de bits (ENOB). Este diseño de referencia admite la escalabilidad de relojes sincronizados JESD204B en encadenamiento. Este diseño proporciona relojes multicanal JESD204B utilizando el limpiador de fluctuación de reloj LMK04828 de TI y el PLL de ancho de banda LMX2594 con VCOs integrados para lograr un desajuste entre relojes de <10 ps. Este diseño se prueba con los EVM ADC12DJ3200 de TI a 3 GSPS, y se logra una desviación de canal a canal de <50 ps con un rendimiento SNR mejorado. Se describen todas las teorías clave de diseño para guiar a los usuarios a través del proceso de selección de piezas y la optimización del diseño. Por último, se incluyen esquemas, diseños de la placa, pruebas de hardware y resultados de las pruebas.
Se desarrolló una placa completamente integrada únicamente para pruebas y validación de rendimiento y no está disponible para la venta.
Descargue archivos de sistema listos para usar para acelerar su proceso de diseño.
Descripción general del diseño de referencia y datos de las pruebas de rendimiento verificadas
Descripción detallada del diseño para la instalación de componentes
Descripción detallada del diseño para la instalación de componentes
Lista completa de componentes de diseño, designadores de referencia y números de fabricantes/piezas
Lista completa de componentes de diseño, designadores de referencia y números de fabricantes/piezas
Archivos para modelos 3D o dibujos 2D de componentes de IC
Archivos para modelos 3D o dibujos 2D de componentes de IC
Fichero de diseño que contiene información sobre la capa física de la PCB de diseño
Fichero de diseño que contiene información sobre la capa física de la PCB de diseño
Archivo de trazado de capas de PCB para generar el trazado del diseño de PCB
Archivo de trazado de capas de PCB para generar el trazado del diseño de PCB
Diagrama esquemático detallado del diseño y los componentes
Diagrama esquemático detallado del diseño y los componentes
Incluye productos de TI en el diseño y posibles alternativas.
| Tipo | Título | Descargar la versión más reciente en inglés | Fecha | ||
|---|---|---|---|---|---|
| * | Guía de diseño | High-Channel-Count JESD204B Daisy-Chain Clock Reference Design for RADAR and 5G | 28/11/2017 | ||
| Artículo técnico | Step-by-step considerations for designing wide-bandwidth multichannel systems | PDF | HTML | 4/06/2019 |
El contenido lo proporcionan “tal como está” TI y los colaboradores de la comunidad y no constituye especificaciones de TI. Consulte los términos de uso.
Si tiene alguna pregunta sobre la calidad, el empaquetado o el pedido de productos de TI, consulte el servicio de asistencia de TI.