JAJSQ88E february 2006 – october 2020 SN65LVDS301
PRODUCTION DATA
SN65LVDS301 シリアライザ・デバイスは、27 のパラレル・データ入力を 1、2、または 3 つの SubLVDS (Sub-Low-Voltage Differential Signaling) シリアル出力に変換します。パラレル CMOS 入力インターフェイスから、24 のピクセル・ビットと 3 つの制御ビットを持つシフト・レジスタをロードします。27 のデータ・ビットに加えて、パリティ・ビットと 2 つの予約ビットが 30 ビットのデータ・ワードに追加されます。各ワードは、ピクセル・クロック (PCLK) によってデバイスにラッチされます。パリティ・ビット (奇数パリティ) により、レシーバはシングル・ビット・エラーを検出できます。シリアル・シフト・レジスタは、使用するシリアル・リンクの数に応じて、ピクセル・クロックのデータ・レートの 30 倍、15 倍、または 10 倍でアップロードされます。ピクセル・クロックのコピーは、別の差動出力に出力されます。
通常、FPC ケーブルは SN65LVDS301 とディスプレイを相互接続します。パラレル信号と比較して、LVDS301 の出力は相互接続の EMI を 20dB 以上大幅に低減します。デバイス自体の電磁放射は非常に低く、SAE J1752/3 「M」 仕様に適合しています。(図 6-22 を参照)
SN65LVDS301 は、-40℃~85℃の周囲温度での動作を特徴としています。すべての CMOS 入力にはフェイルセーフ機能があり、電源投入時の損傷から保護し、電源投入時にデバイス入力へ電流が流れるのを防ぎます。VDD が 0V~1.65V であれば、すべての CMOS 入力に最大 2.165V の入力電圧を印加できます。
部品番号 | パッケージ | 本体サイズ (公称) |
---|---|---|
SN65LVDS301 | nFBGA (80) | 5.00mm × 5.00mm |