JAJSM41E june   2021  – july 2023 TMP114

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 改訂履歴
  6. 5 デバイスの比較
  7. 6 ピン構成および機能
  8. 7 仕様
    1. 7.1 絶対最大定格
    2. 7.2 ESD 定格
    3. 7.3 推奨動作条件
    4. 7.4 熱に関する情報
    5. 7.5 電気的特性
    6. 7.6 I2C インターフェイスのタイミング
    7. 7.7 代表的特性
  9. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1 1.2V 互換のロジック入力
      2. 8.3.2 巡回冗長性検査 (CRC)
      3. 8.3.3 温度制限
      4. 8.3.4 スルーレート警告
      5. 8.3.5 NIST トレース可能性
    4. 8.4 デバイスの機能モード
      1. 8.4.1 連続変換モード
      2. 8.4.2 シャットダウン・モード
        1. 8.4.2.1 ワンショット温度変換
    5. 8.5 プログラミング
      1. 8.5.1 温度のデータ形式
      2. 8.5.2 I2C バスおよび SMBus インターフェイス
      3. 8.5.3 デバイス・アドレス
      4. 8.5.4 バス・トランザクション
        1. 8.5.4.1 自動インクリメント
        2. 8.5.4.2 書き込み
          1. 8.5.4.2.1 CRC が有効な書き込み
        3. 8.5.4.3 読み取り
          1. 8.5.4.3.1 CRC が有効な読み取り
        4. 8.5.4.4 ゼネラル・コール・リセット機能
        5. 8.5.4.5 タイムアウト機能
        6. 8.5.4.6 I3C MixedBus 上での共存
        7. 8.5.4.7 巡回冗長性検査の実装
    6. 8.6 レジスタ・マップ
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 I2C プルアップと電源が独立のアプリケーション
      1. 9.2.1 設計要件
      2. 9.2.2 詳細な設計手順
      3. 9.2.3 アプリケーション曲線
    3. 9.3 I2C プルアップと電源電圧が等しいアプリケーション
      1. 9.3.1 設計要件
      2. 9.3.2 詳細な設計手順
    4. 9.4 電源に関する推奨事項
    5. 9.5 レイアウト
      1. 9.5.1 レイアウトのガイドライン
      2. 9.5.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントの更新通知を受け取る方法
    2. 10.2 サポート・リソース
    3. 10.3 商標
    4. 10.4 静電気放電に関する注意事項
    5. 10.5 用語集
  12. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • YMT|4
サーマルパッド・メカニカル・データ
発注情報

7.6 I2C インターフェイスのタイミング

最小値と最大値の仕様は、-40℃～125℃、VDD = 1.08V～1.98V での値です (特に記述のない限り)(1)
スタンダード・モード ファスト・モード ファスト・モード・プラス 単位
最小 最大 最小 最大 最小 最大
f(SCL) SCL 動作周波数 1 100 1 400 1 1000 kHz
t(BUF) STOP 条件と START 条件の間でのバス開放時間 4.7 1.3 0.5 μs
t(SUSTA) 再スタート条件のセットアップ時間 4.7 0.6 0.26 μs
t(HDSTA) 反復 START 条件の後のホールド時間。
この期間の後で、最初のクロックが生成されます。		 4.0 0.6 0.26 μs
t(SUSTO) ストップ条件のセットアップ時間 4.0 0.6 0.26 μs
t(HDDAT) データ・ホールド時間(2) 12 900 12 900 12 150 ns
t(SUDAT) データ・セットアップ時間 250 100 50 ns
t(LOW) SCL クロックの Low 期間 4.7 1.3 0.5 μs
t(HIGH) SCL クロックの High 期間 4.0 0.6 0.26 μs
t(VDAT) データ有効時間 (データ応答時間)(3) 3.45 0.9 0.45 μs
tR SDA、SCL 立ち上がり時間 1000 20 300 120 ns
tF SDA、SCL 立ち下がり時間 300 20 x
(VDD / 5.5V)		 300 20 x
(VDD / 5.5V)		 120 ns
ttimeout タイムアウト (SCL = GND または SDA = GND) 23 36 23 36 23 37 ms
tLPF グリッチ抑制フィルタ 50 50 50 ns
(1) コントローラとデバイスの VDD 値は同じです。値は、初期リリース時にテストされたサンプルの統計分析に基づいています。
(2) 最大 t(HDDAT) は、ファスト・モードでは 0.9μs で、最大 t(VDAT) よりも遷移時間の分だけ短くなります。
(3) t(VDAT)=データ信号が SCL Low から SDA 出力までの時間 (または High から Low まで、どちらか長い方の時間)。