JAJSDO2E August 2017 – August 2025 OPA838
PRODUCTION DATA
8.2.1 高ゲイン差動 I/O 設計
高ゲインの差動-差動間の I/O 回路は、2 段目の FDA または差動-シングルエンド間の段を駆動するために使用できます。この回路は、高い入力インピーダンスが必要なアプリケーション (ソースに負荷をかけることができない場合など) でよく使用されます。図 8-3 は差動ゲインが 41V/V の設計例を示しています。2 つの RG 抵抗の間に素子を追加すると、同相モード帰還のノイズゲインが増加します。追加した素子には必ず対策を施してください。そうしないと、非補償型 VFA (OPA838 など) が発振することがよくあります。差動 I/O 設計内に RG 素子のみがある場合、同相モードの帰還はユニティゲインで、多くの場合高周波の同相モード発振が生じます。この問題を解決するには、RG 素子を半分に分割し、2 つの RG 値の間にコンデンサまたは DC リファレンスなどの低インピーダンスパスを追加します。
図 8-4 高ゲイン差動 I/O 段統合された結果が利用できますが、OPA838 は低消費電力、高周波の結果を提供しています。最高の CMRR 性能を得るには、複数の抵抗を適合させます。経験則では CMRR は抵抗の公差とほぼ等しくなるため、0.1% の許容誤差によって約 60dB の CMRR が得られます。