JAJSVW8A December   2024  – April 2025 ADC3664-SP

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性 - 消費電力
    6. 5.6 電気的特性 - DC 仕様
    7. 5.7 電気的特性 - AC 仕様
    8. 5.8 タイミング要件
    9. 5.9 代表的特性
  7. 6 パラメータ測定情報
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 アナログ入力
        1. 7.3.1.1 アナログ入力帯域幅
        2. 7.3.1.2 アナログ フロント エンド設計
          1. 7.3.1.2.1 サンプリング グリッチ フィルタ
          2. 7.3.1.2.2 AC 結合
          3. 7.3.1.2.3 DC 結合
      2. 7.3.2 クロック入力
        1. 7.3.2.1 差動クロック入力とシングルエンド クロック入力の比較
        2. 7.3.2.2 信号アクイジション時間の調整
      3. 7.3.3 電圧リファレンス
        1. 7.3.3.1 内部基準電圧
        2. 7.3.3.2 外部電圧リファレンス
      4. 7.3.4 デジタル データ パスおよびインターフェイス
        1. 7.3.4.1 データ パスの概要
        2. 7.3.4.2 デジタル インターフェイス
        3. 7.3.4.3 DCLKIN
        4. 7.3.4.4 出力スクランブラ
        5. 7.3.4.5 出力ビット マッパー
          1. 7.3.4.5.1 2 線式モード
          2. 7.3.4.5.2 1 線式モード
          3. 7.3.4.5.3 1/2 線式モード
        6. 7.3.4.6 出力データ フォーマット
        7. 7.3.4.7 テスト・パターン
      5. 7.3.5 デジタル ダウン コンバータ
        1. 7.3.5.1 デシメーション動作
        2. 7.3.5.2 数値制御発振器 (NCO)
        3. 7.3.5.3 デシメーション フィルタ
        4. 7.3.5.4 SYNC
        5. 7.3.5.5 デシメーションを使用した出力データ フォーマット
    4. 7.4 デバイスの機能モード
      1. 7.4.1 低レイテンシ モード
      2. 7.4.2 平均化モード
    5. 7.5 プログラミング
      1. 7.5.1 ピン制御
      2. 7.5.2 シリアル・ペリフェラル・インターフェイス (SPI)
        1. 7.5.2.1 レジスタ書き込み
        2. 7.5.2.2 レジスタ読み出し
      3. 7.5.3 デバイス設定手順
      4. 7.5.4 レジスタ マップ
        1. 7.5.4.1 レジスタの詳細説明
  9. 8 アプリケーション情報に関する免責事項
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
    3. 8.3 初期化セットアップ
    4. 8.4 電源に関する推奨事項
    5. 8.5 レイアウト
      1. 8.5.1 レイアウトのガイドライン
      2. 8.5.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントの更新通知を受け取る方法
    2. 9.2 サポート・リソース
    3. 9.3 商標
    4. 9.4 静電気放電に関する注意事項
    5. 9.5 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報
    1. 11.1 メカニカル データ

4 ピン構成および機能

図 4-1 HBP パッケージ、64 ピン CFP
(上面図)
表 4-1 ピンの機能
ピンタイプ説明
名称番号
入力
AINP21IADC A の正アナログ入力
AINM22IADC A の負アナログ入力
BINP60IADC B の正アナログ入力
BINM59IADC B の負アナログ入力
CLKP8IADC A と B の正のサンプリング クロック入力
CLKM9IADC A および B の負のサンプリング クロック入力
VREF4I外部、1.6V、電圧リファレンス入力
REFGND5I電圧リファレンス グランド。このピンは、内部リファレンス モードでも外部リファレンス モードでも、VREF 入力の近くにデカップリング コンデンサを近接配置できるようにします。
CTRL6Iこのピンを使用して、電源投入時にデフォルトのサンプリング クロック タイプと電圧リファレンス ソースを構成します (セクション 7.5.1 を参照)。AVDD に対して内部に 100kΩ のプルアップ抵抗があります。
PDN/同期3Iデュアル目的、アクティブ High、ピン。このピンは、デバイスのパワーダウン状態または同期入力を制御するように構成できます。このピン機能は SPI により構成できます (デフォルトの機能は PDN)。このピンには、内部に 21kΩ プルダウン抵抗があります。
リセット12Iアクティブ High リセット ピン。このピンには、内部に 21kΩ プルダウン抵抗があります。
DCLKINP39Iインターフェイス クロックの正入力。このピンは、内部の 100Ω 終端抵抗を経由して DCLKINM に接続します。
DCLKINM38Iインターフェイス クロックの負入力。このピンは、100Ω の内部終端抵抗を経由してDCLKINPに接続します。
出力
DA0P29Oインターフェイス レーン A0 の正の出力。
DA0M28Oインターフェイス レーン A0 の負の出力。
DA1P27Oインターフェイス レーン A1 の正の出力。
DA1M26Oインターフェイス レーン A1 の負の出力。
DB0P52Oインターフェイス レーン B0 の正の出力。
DB0M53Oインターフェイス レーン B0 の負出力
DB1P54Oインターフェイス レーン B1 の正の出力。
DB1M55Oインターフェイス レーン B1 の負の出力。
DCLKP37Oインターフェイス クロックの正の出力。
DCLKM36Oインターフェイス クロックの負の出力。
FCLKP42Oインターフェイス フレーム クロックの正の出力。
FCLKM43Oインターフェイス フレーム クロックの負の出力。
VCM11Oアナログ入力への同相電圧出力 (通常 0.95V)。
SPI
SEN25Iアクティブ Low の SPI をイネーブル。このピンには、内部に AVDD への 21kΩ プルアップ抵抗があります。
SCLK56ISPI クロック入力。このピンには、内部に 21kΩ プルダウン抵抗があります。
SDIO13I/OSPI データ入力または出力。このピンには、内部に 21kΩ プルダウン抵抗があります。
電源
AVDD7、24、57Iアナログ電源入力、1.8V。
GND20、23、58、61Iグランド電源入力、0V。
IOVDD35、44Iインターフェイス電源入力、1.8V。
IOGND40Iインターフェイス グランド電源入力、0V。
その他
DAPDAP-ダイ取り付けパッド (サーマル パッド)、GND に接続。
NC1、2、10、14、15、16、17、18、19、30、31、32、33、34、41、45、46、47、48、49、50、51、62、63、64-接続の無いピン。グランドに接続するか、フローティングのまま。(1)
(1) サーマル パッドと上部金属製リッドをピン 17 に接続します。グランドに接続するか、未接続にすることができます。