JAJSVW8A December   2024  – April 2025 ADC3664-SP

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性 - 消費電力
    6. 5.6 電気的特性 - DC 仕様
    7. 5.7 電気的特性 - AC 仕様
    8. 5.8 タイミング要件
    9. 5.9 代表的特性
  7. 6 パラメータ測定情報
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 アナログ入力
        1. 7.3.1.1 アナログ入力帯域幅
        2. 7.3.1.2 アナログ フロント エンド設計
          1. 7.3.1.2.1 サンプリング グリッチ フィルタ
          2. 7.3.1.2.2 AC 結合
          3. 7.3.1.2.3 DC 結合
      2. 7.3.2 クロック入力
        1. 7.3.2.1 差動クロック入力とシングルエンド クロック入力の比較
        2. 7.3.2.2 信号アクイジション時間の調整
      3. 7.3.3 電圧リファレンス
        1. 7.3.3.1 内部基準電圧
        2. 7.3.3.2 外部電圧リファレンス
      4. 7.3.4 デジタル データ パスおよびインターフェイス
        1. 7.3.4.1 データ パスの概要
        2. 7.3.4.2 デジタル インターフェイス
        3. 7.3.4.3 DCLKIN
        4. 7.3.4.4 出力スクランブラ
        5. 7.3.4.5 出力ビット マッパー
          1. 7.3.4.5.1 2 線式モード
          2. 7.3.4.5.2 1 線式モード
          3. 7.3.4.5.3 1/2 線式モード
        6. 7.3.4.6 出力データ フォーマット
        7. 7.3.4.7 テスト・パターン
      5. 7.3.5 デジタル ダウン コンバータ
        1. 7.3.5.1 デシメーション動作
        2. 7.3.5.2 数値制御発振器 (NCO)
        3. 7.3.5.3 デシメーション フィルタ
        4. 7.3.5.4 SYNC
        5. 7.3.5.5 デシメーションを使用した出力データ フォーマット
    4. 7.4 デバイスの機能モード
      1. 7.4.1 低レイテンシ モード
      2. 7.4.2 平均化モード
    5. 7.5 プログラミング
      1. 7.5.1 ピン制御
      2. 7.5.2 シリアル・ペリフェラル・インターフェイス (SPI)
        1. 7.5.2.1 レジスタ書き込み
        2. 7.5.2.2 レジスタ読み出し
      3. 7.5.3 デバイス設定手順
      4. 7.5.4 レジスタ マップ
        1. 7.5.4.1 レジスタの詳細説明
  9. 8 アプリケーション情報に関する免責事項
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
    3. 8.3 初期化セットアップ
    4. 8.4 電源に関する推奨事項
    5. 8.5 レイアウト
      1. 8.5.1 レイアウトのガイドライン
      2. 8.5.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントの更新通知を受け取る方法
    2. 9.2 サポート・リソース
    3. 9.3 商標
    4. 9.4 静電気放電に関する注意事項
    5. 9.5 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報
    1. 11.1 メカニカル データ

7.1 概要

ADC3664-SPは、低レイテンシ、低ノイズ、超低消費電力の 14 ビット高速デュアル チャネル ADC であり、最大サンプリング レート 125MSPS は、総電離線量 (TID) が 300krad (Si) 未満で、シングル イベント ラッチアップ (SEL) が 75MeV-cm2/mg 未満のミッション プロファイルを持つ宇宙用途での使用を想定していますADC には内部リファレンス オプションがあり、高精度の外部 1.6V リファレンスの使用をサポートします(セクション 7.3.3を参照)。オプションとして、内蔵のプログラマブル デジタルダウン コンバータ (DDC) により、出力データレートの低減およびチャネル化が可能です (セクション 7.3.5を参照)。DDC は、複素数デシメーション モードで動作した場合、複素ミキシングのための 32 ビット プログラマブル NCO を提供します。DDC は、ミキシングなしで、実数デシメーション モードもサポートします。

The ADC3664-SP は、シリアル LVDS (SLVDS) インターフェイスを使用してデータを出力し、デジタル相互接続の数を最小限に抑えます。(セクション 7.3.4.2 を参照)。SLVDS インターフェイスは、チャネルごとに 2 つの LVDS レーン (2 線式)、チャネルごとに 1 つの LVDS レーン (1 線式)、または両方のチャネルが同じ LVDS レーンで多重化されるシングル レーン モード (1/2 線式) のいずれかのモードに構成できます。このデバイスは、14 ビット~20 ビットの構成可能な出力分解能をサポートしています。この ADC は本質的に低レイテンシのアーキテクチャを採用しているため、デジタル出力結果は、出力インターフェイス モードに応じてわずか 1 クロック サイクルまたは 2 クロック サイクル後に取得可能です。

ADC3664-SP は、レジスタを構成することでシリアル ペリフェラル インターフェイス (SPI) で制御することを目的としています。(セクション 7.5) 電源投入時に基準電圧源の構成とサンプリングクロック入力タイプの構成に CTRL ピンを使用することもできます。