JAJSXB4A May   2024  – September 2025 DRV8000-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 デバイスの比較
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格 (車載機器)
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報 (RGZ パッケージ)
    5. 6.5 電気的特性
    6. 6.6 タイミング要件
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 外付け部品
    4. 7.4 機能説明
      1. 7.4.1 ヒータ MOSFET ドライバ
        1. 7.4.1.1 ヒータ MOSFET ドライバ制御
        2. 7.4.1.2 ヒータ MOSFET ドライバの保護
          1. 7.4.1.2.1 ヒータ SH_HS 内部ダイオード
          2. 7.4.1.2.2 ヒータ MOSFET VDS 過電流保護 (HEAT_VDS)
          3. 7.4.1.2.3 ヒータ MOSFET 開放負荷検出
      2. 7.4.2 ハイサイド ドライバ
        1. 7.4.2.1 ハイサイド ドライバ制御
          1. 7.4.2.1.1 ハイサイド ドライバ PWM ジェネレータ
          2. 7.4.2.1.2 定電流モード
          3. 7.4.2.1.3 OUTx HS ITRIP 動作
          4. 7.4.2.1.4 ハイサイド － パラレル出力
        2. 7.4.2.2 ハイサイド ドライバ保護回路
          1. 7.4.2.2.1 ハイサイド ドライバの内部ダイオード
          2. 7.4.2.2.2 ハイサイド ドライバの短絡保護回路
          3. 7.4.2.2.3 ハイサイド ドライバの過電流保護
          4. 7.4.2.2.4 ハイサイド ドライバの開放負荷検出
      3. 7.4.3 エレクトロクロミック ガラス ドライバ
        1. 7.4.3.1 エレクトロクロミック ドライバ制御
        2. 7.4.3.2 エレクトロクロミック ドライバ保護
      4. 7.4.4 ハーフ ブリッジ ドライバ
        1. 7.4.4.1 ハーフブリッジ制御
        2. 7.4.4.2 OUT1 および OUT2 ハイサイド ドライバ モード
        3. 7.4.4.3 ハーフ ブリッジ レジスタ コントロール
        4. 7.4.4.4 ハーフ ブリッジ ITRIP レギュレーション
        5. 7.4.4.5 ハーフブリッジの保護と診断
          1. 7.4.4.5.1 ハーフブリッジ オフ状態診断（OLP）
          2. 7.4.4.5.2 ハーフ ブリッジ開放負荷検出
          3. 7.4.4.5.3 ハーフ ブリッジ過電流保護
      5. 7.4.5 ゲート ドライバ
        1. 7.4.5.1 入力 PWM モード
          1. 7.4.5.1.1 ハーフブリッジ制御
          2. 7.4.5.1.2 H ブリッジ制御
          3. 7.4.5.1.3 DRVOFF - ゲート ドライバ シャットオフ ピン
        2. 7.4.5.2 ゲート ドライバ - 機能ブロック図
          1. 7.4.5.2.1  スマート ゲート ドライバ
          2. 7.4.5.2.2  機能ブロック図
          3. 7.4.5.2.3  スルーレート制御 (IDRIVE)
          4. 7.4.5.2.4  ゲート ドライブ ステート マシン (TDRIVE)
            1. 7.4.5.2.4.1 tDRIVE 計算例
          5. 7.4.5.2.5  伝搬遅延の低減 (PDR)
          6. 7.4.5.2.6  PDR 事前充電 / 事前放電制御ループ動作の詳細
          7. 7.4.5.2.7  PDR 充電 / 放電後の制御ループ動作の詳細
            1. 7.4.5.2.7.1 PDR の充電後 / 放電後の設定
          8. 7.4.5.2.8  駆動およびフリーホイール MOSFET の検出
          9. 7.4.5.2.9  自動デューティ サイクル補償 (DCC)
          10. 7.4.5.2.10 閉ループ スルー時間制御 (STC)
            1. 7.4.5.2.10.1 STC 制御ループのセットアップ
        3. 7.4.5.3 トリプラー (2 段) チャージ ポンプ
        4. 7.4.5.4 広同相差動電流シャント アンプ
        5. 7.4.5.5 ゲート ドライバ保護回路
          1. 7.4.5.5.1 MOSFET VDS 過電流保護 (VDS_OCP)
          2. 7.4.5.5.2 ゲート ドライバ フォルト (VGS_GDF)
          3. 7.4.5.5.3 オフライン短絡とオープン負荷検出 (OOL / OSC)
      6. 7.4.6 センス出力（IPROPI）
      7. 7.4.7 保護回路
        1. 7.4.7.1 フォルト リセット (CLR_FLT)
        2. 7.4.7.2 DVDD ロジック電源パワーオン リセット (DVDD_POR)
        3. 7.4.7.3 PVDD 電源低電圧監視 (PVDD_UV)
        4. 7.4.7.4 PVDD 電源過電圧監視 (PVDD_OV)
        5. 7.4.7.5 VCP チャージ ポンプ低電圧誤動作防止 (VCP_UV)
        6. 7.4.7.6 サーマル クラスタ
        7. 7.4.7.7 ウォッチドッグ タイマ
        8. 7.4.7.8 障害検出と応答の概略表
    5. 7.5 プログラミング
      1. 7.5.1 シリアル・ペリフェラル・インターフェイス (SPI)
      2. 7.5.2 SPI フォーマット
      3. 7.5.3 タイミング図
  9. 8  DRV8000-Q1 レジスタ マップ
    1. 8.1 DRV8000-Q1_STATUS レジスタ
    2. 8.2 DRV8000-Q1_CNFG レジスタ
    3. 8.3 DRV8000-Q1_CTRL レジスタ
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 設計要件
      2. 9.2.2 詳細な設計手順
        1. 9.2.2.1 IDRIVE 計算例
        2. 9.2.2.2 tDRIVE 計算例
        3. 9.2.2.3 最大 PWM スイッチング周波数
        4. 9.2.2.4 電流シャント アンプの構成
    3. 9.3 初期設定
    4. 9.4 電源に関する推奨事項
      1. 9.4.1 バルク容量の決定
    5. 9.5 レイアウト
      1. 9.5.1 レイアウトのガイドライン
      2. 9.5.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントの更新通知を受け取る方法
    2. 10.2 サポート・リソース
    3. 10.3 商標
    4. 10.4 静電気放電に関する注意事項
    5. 10.5 用語集
  12. 11プロダクション前の改訂履歴
  13. 12メカニカル、パッケージ、および注文情報
    1. 12.1 付録：パッケージ オプション
    2. 12.2 テープおよびリール情報

7.4.3.2 エレクトロクロミック ドライバ保護

エレクトロクロミック ドライバ ブロックには、充電および放電状態の両方に対応する複数の保護および検出回路が搭載されています。コンパレータ ベースの検出回路、EC 充電状態（OUT11 を電源として構成した場合）でアクティブになる OUT11 の保護回路、ECFB 低側ディスチャージ MOSFET の保護回路があります。

OUT11 から供給される EC：エレクトロクロム駆動が統合されたハイサイド ドライバ OUT11 から供給されるように構成されている場合、他のハイサイド ドライバと同様の保護および診断機能が利用できます (例えば、過電流検出時には制御ループがオフになります)。これらのハイサイド ドライバ保護は、エレクトロクロームが充電状態のとき（電圧上昇時）にアクティブになります。OUT11 EC モード (OUT11_EC_MODE = 1b) の場合、OUT11 を PWM モードで制御できず、EC_CNFG は診断の構成に使用されます。EC_OUT11_OCP_DG の場合、VPVDD < 20V のとき、グリッチ除去オプション (6μs、10μs、15μs、60μs) が使用可能です。VPVDD > 20V の場合、グリッチ除去時間は自動的に 10μs に短縮されます。

EC 充電中の OUT11 での故障：EC_ON = 1b（EC 制御イネーブル）のときに過熱シャットダウン故障（ゾーン 3 または 4）または OUT11 の過電流故障が発生した場合：

  • OUT11 がシャットオフされます（ステータス レジスタ セット）
  • ECDRV ピンはグランドにプルされます
  • EC_ON は「1」のまま
  • ECFB_LS_ENはプログラムされたままになります

OUT11 の障害が発生した後に EC 制御を再開するには、コントローラが対応するフォルトを読み取り、クリアする必要があります。再起動が発生すると、ドライバは以前の EC_V_TAR 値に戻ります。

EC 充電中に OUT11 で開放負荷が検出されると、レジスタ HS_STAT の OUT11_OLA ビットがセットされます。

放電過電流保護 LS FET：ローサイド FET (LSFET) による ECFB の放電中、ECFB ピンの負荷電流が過電流スレッショルド (IOC_ECFB) を超えると、過電流故障が検出されます。過電流故障応答はレジスタ EC_CNFG の EC_FLT_MODE ビットで設定できます。

EC_FLT_MODE = 0b：

EC LSFET を流れる電流がグリッチ除去時間の後に OCP スレッショルド (IOC_ECFB) を超えると、LSFET はディスエーブルになります。EC LSFET のグリッチ除去時間は VPVDD に依存します。VPVDD < 20V の場合、グリッチ除去時間は 40μs です。VPVDD > 20V の場合、グリッチ除去時間は自動的に 15μs に短縮されます。

EC_FLT_MODE = 1b：

ブランク時間の後に EC LSFET を流れる電流がグリッチ除去時間の間 OCP スレッショルド (IOC_ECFB) を超えると、ドライバは HS ドライバ OUT7-12 の ITRIP レギュレーションと同様に過電流回復モード (OCR) に移行します。グリッチ除去時間と ITRIP 周波数は、OUT7 の ITRIP 設定から取得されます。

OCR モードがイネーブルの場合、ECFB から VPVDD への短絡により ECFB_OV ビットが High の場合、ドライバはシャットオフされます。ECFB_OV のグリッチ除去時間は、ECFB_OV_DG 構成設定に関係なく 20μs です。

表 7-16 放電過電流保護
EC_FLT_MODE フォルト応答
0b ラッチ（Hi-Z）
1b 過電流復帰 (OUT7 ITRIP 設定)

開放負荷検出あり：EC の放電中は、開放負荷も検出できます。レジスタ EC_CNFG の EC_OLEN ビットをセットする必要があります。ECFB の負荷電流が t DG_OL_ECFB_LSより長い間 IOL_ECFB_LSを下回ると、開放負荷ステータスビットECFB_OL がセットされ、レジスタIC_STAT1 の WARN ビットがセットされます。

バッテリ/ OV 検出までの時間：

EC_ON = 1 の時に、ECFB 電圧が VECFB_OV_TH を超え、その状態がグリッチ除去時間 tECFB_OV_DG を超えて続くと、ECFB の過電圧またはバッテリ短絡が検出されます。ビットECFB_OV_MODEは、ドライバ ECFB 過電圧フォルト応答を決定します。EC 過電圧グリッチ除去時間は、レジスタ EC_CNFG のビット ECFB_OV_DG で設定されます。

過電圧フォルト応答制御の場合、ビットECFB_OV_MODEをレジスタ EC_CNFG で設定できます。ECFB_OV_MODE = 00b の場合、このフォルト中は何の動作も行われません。ECFB_OV_MODE = 01b の場合、ECFB 電圧が設定されたデグリッチ時間 tECFB_OV_DG を超えて 3V を超えると、EC_HEAT_ITRIP_STAT レジスタ内の ECFB_OV ビットがセットされ、さらに IC_STAT1 レジスタ内の EC_HEAT フォルトビットがセットされます。ECFB_OV_MODE = 10b の場合、ECFB の OV が発生すると、ECDRV ピンがプルダウンされ、ECFB LS FET はHi-Z です。ECFB_OV_MODE = 01b の場合と同じレジスタでフォルトが通知されます。

フォルト応答とビット値を以下の表にまとめます。

表 7-17 エレクトロクロム 過電圧障害応答
ECFB_OV_MODE フォルト応答
00b 何も起こらない
01b レジスタで故障を通知
10b プルダウン ECDRV および ECFB LS FET、レジスタの故障を通知
11b 何も起こらない
表 7-18 EC 過電圧グリッチ除去時間
ECFB_OV_DG グリッチ除去時間
00b 20μs
01b 50μs
10b 100μs
11b 200μs

短絡または開放負荷の検出：EC 診断は、短絡または開放負荷を通知するように構成できます。このモードは、EC_CNFG レジスタの ECFB_DIAG ビットをセットすることで選択され、EC_ON ビットが 0b である必要があります。

表 7-19 ECFB 診断検出オプション
ECFB_DIAG 検出設定
00b ディセーブル
01b 短絡
10b 開放回路

短絡の検出：短絡の検出は、ECFB と GND の間に低インピーダンス状態を検出できます。ビット ECFB_SC_RSEL は、0.5Ω ～ 3Ω の短絡が検出されるインピーダンスを選択します。電圧 VECFB_SC_TH は IECFB_SC * ECFB_SC_RSEL と比較されます。EC アンプがオフ、ECFB_DIAG = 01b、EC_ON = 0b のとき、以下の短絡検出が実行されます：

  • IECFB_SC 電流を ECFB ピンに供給し、最初の 3ms ブランキング時間を待機します
  • 短絡検出を有効にした後で ECFB 電圧が IECFB_SC * ECFB_SC_RSEL よりも低い場合、ECFB_DIAG_STAT = 1b を設定することで、レジスタ A の短絡 (ECFB_SC) を登録します。
  • 短絡検出がアクティブである限り、IECFB_SC は ECFB ピンを通過し続けます。
表 7-20 ECFB 診断検出オプション
ECFB_SC_RSEL インピーダンス スレッショルド
00b 0.5 Ω
01b 1.0 Ω
10b 2.0 Ω
11b 3.0 Ω

開放負荷検出：パッシブ開放負荷検出は、ECFB_DIAG = 10b、EC_ON = 0b のとき、EC アンプがオフになります。出力インピーダンスが 4kΩ より高いときに開放負荷が検出されると、IECFB_OLP * 4kΩ の ECFB 電圧スレッショルド VECFB_OLP_THが生成されます。開放負荷検出の手順は次のとおりです：

  • IECFB_OLP 電流を ECFB ピンに流し、最初の 3ms のブランキング時間を待機します
  • 検出された ECFB 電圧が VECFB_OLP_TH より大きい場合、ECFB_DIAG_STAT = 1b を設定することで、開放負荷条件 (ECFB_OLP) を登録します。
  • 開放負荷検出がアクティブである限り、IECFB_OLP は ECFB ピンを通過し続けます。