JAJSXB4A May   2024  – September 2025 DRV8000-Q1

PRODUCTION DATA  

  1.   1
  2. 特長
  3. アプリケーション
  4. 説明
  5. デバイスの比較
  6. ピン構成および機能
  7. 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格 (車載機器)
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報 (RGZ パッケージ)
    5. 6.5 電気的特性
    6. 6.6 タイミング要件
  8. 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 外付け部品
    4. 7.4 機能説明
      1. 7.4.1 ヒータ MOSFET ドライバ
        1. 7.4.1.1 ヒータ MOSFET ドライバ制御
        2. 7.4.1.2 ヒータ MOSFET ドライバの保護
          1. 7.4.1.2.1 ヒータ SH_HS 内部ダイオード
          2. 7.4.1.2.2 ヒータ MOSFET VDS 過電流保護 (HEAT_VDS)
          3. 7.4.1.2.3 ヒータ MOSFET 開放負荷検出
      2. 7.4.2 ハイサイド ドライバ
        1. 7.4.2.1 ハイサイド ドライバ制御
          1. 7.4.2.1.1 ハイサイド ドライバ PWM ジェネレータ
          2. 7.4.2.1.2 定電流モード
          3. 7.4.2.1.3 OUTx HS ITRIP 動作
          4. 7.4.2.1.4 ハイサイド - パラレル出力
        2. 7.4.2.2 ハイサイド ドライバ保護回路
          1. 7.4.2.2.1 ハイサイド ドライバの内部ダイオード
          2. 7.4.2.2.2 ハイサイド ドライバの短絡保護回路
          3. 7.4.2.2.3 ハイサイド ドライバの過電流保護
          4. 7.4.2.2.4 ハイサイド ドライバの開放負荷検出
      3. 7.4.3 エレクトロクロミック ガラス ドライバ
        1. 7.4.3.1 エレクトロクロミック ドライバ制御
        2. 7.4.3.2 エレクトロクロミック ドライバ保護
      4. 7.4.4 ハーフ ブリッジ ドライバ
        1. 7.4.4.1 ハーフブリッジ制御
        2. 7.4.4.2 OUT1 および OUT2 ハイサイド ドライバ モード
        3. 7.4.4.3 ハーフ ブリッジ レジスタ コントロール
        4. 7.4.4.4 ハーフ ブリッジ ITRIP レギュレーション
        5. 7.4.4.5 ハーフブリッジの保護と診断
          1. 7.4.4.5.1 ハーフブリッジ オフ状態診断(OLP)
          2. 7.4.4.5.2 ハーフ ブリッジ開放負荷検出
          3. 7.4.4.5.3 ハーフ ブリッジ過電流保護
      5. 7.4.5 ゲート ドライバ
        1. 7.4.5.1 入力 PWM モード
          1. 7.4.5.1.1 ハーフブリッジ制御
          2. 7.4.5.1.2 H ブリッジ制御
          3. 7.4.5.1.3 DRVOFF - ゲート ドライバ シャットオフ ピン
        2. 7.4.5.2 ゲート ドライバ - 機能ブロック図
          1. 7.4.5.2.1  スマート ゲート ドライバ
          2. 7.4.5.2.2  機能ブロック図
          3. 7.4.5.2.3  スルーレート制御 (IDRIVE)
          4. 7.4.5.2.4  ゲート ドライブ ステート マシン (TDRIVE)
            1. 7.4.5.2.4.1 tDRIVE 計算例
          5. 7.4.5.2.5  伝搬遅延の低減 (PDR)
          6. 7.4.5.2.6  PDR 事前充電 / 事前放電制御ループ動作の詳細
          7. 7.4.5.2.7  PDR 充電 / 放電後の制御ループ動作の詳細
            1. 7.4.5.2.7.1 PDR の充電後 / 放電後の設定
          8. 7.4.5.2.8  駆動およびフリーホイール MOSFET の検出
          9. 7.4.5.2.9  自動デューティ サイクル補償 (DCC)
          10. 7.4.5.2.10 閉ループ スルー時間制御 (STC)
            1. 7.4.5.2.10.1 STC 制御ループのセットアップ
        3. 7.4.5.3 トリプラー (2 段) チャージ ポンプ
        4. 7.4.5.4 広同相差動電流シャント アンプ
        5. 7.4.5.5 ゲート ドライバ保護回路
          1. 7.4.5.5.1 MOSFET VDS 過電流保護 (VDS_OCP)
          2. 7.4.5.5.2 ゲート ドライバ フォルト (VGS_GDF)
          3. 7.4.5.5.3 オフライン短絡とオープン負荷検出 (OOL / OSC)
      6. 7.4.6 センス出力(IPROPI)
      7. 7.4.7 保護回路
        1. 7.4.7.1 フォルト リセット (CLR_FLT)
        2. 7.4.7.2 DVDD ロジック電源パワーオン リセット (DVDD_POR)
        3. 7.4.7.3 PVDD 電源低電圧監視 (PVDD_UV)
        4. 7.4.7.4 PVDD 電源過電圧監視 (PVDD_OV)
        5. 7.4.7.5 VCP チャージ ポンプ低電圧誤動作防止 (VCP_UV)
        6. 7.4.7.6 サーマル クラスタ
        7. 7.4.7.7 ウォッチドッグ タイマ
        8. 7.4.7.8 障害検出と応答の概略表
    5. 7.5 プログラミング
      1. 7.5.1 シリアル・ペリフェラル・インターフェイス (SPI)
      2. 7.5.2 SPI フォーマット
      3. 7.5.3 タイミング図
  9. DRV8000-Q1 レジスタ マップ
    1. 8.1 DRV8000-Q1_STATUS レジスタ
    2. 8.2 DRV8000-Q1_CNFG レジスタ
    3. 8.3 DRV8000-Q1_CTRL レジスタ
  10. アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 設計要件
      2. 9.2.2 詳細な設計手順
        1. 9.2.2.1 IDRIVE 計算例
        2. 9.2.2.2 tDRIVE 計算例
        3. 9.2.2.3 最大 PWM スイッチング周波数
        4. 9.2.2.4 電流シャント アンプの構成
    3. 9.3 初期設定
    4. 9.4 電源に関する推奨事項
      1. 9.4.1 バルク容量の決定
    5. 9.5 レイアウト
      1. 9.5.1 レイアウトのガイドライン
      2. 9.5.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントの更新通知を受け取る方法
    2. 10.2 サポート・リソース
    3. 10.3 商標
    4. 10.4 静電気放電に関する注意事項
    5. 10.5 用語集
  12. 11プロダクション前の改訂履歴
  13. 12メカニカル、パッケージ、および注文情報
    1. 12.1 付録:パッケージ オプション
    2. 12.2 テープおよびリール情報

絶対最大定格

動作温度範囲外 (特に記述のない限り)(1)
最小値 最大値 単位
電源ピン電圧 PVDD -0.3 40 V
電源過渡電圧ランプ PVDD 2 V/μs
デジタル ロジック電源電圧ランプ DVDD 2 V/μs
グランド ピン間の電圧差 GND、PGND -0.3 0.3 V
チャージ ポンプ ピン電圧 VCP -0.3 PVDD + 15 V
チャージ ポンプ ハイサイド ピン電圧 CP1H VPVDD – 0.3 VVCP + 0.3 V
チャージ ポンプ ハイサイド ピン電圧 CP2H VPVDD – 0.6 VVCP + 0.3 V
チャージ ポンプ ローサイド ピン電圧 CP1L、CP2L -0.3 VPVDD+ 0.3 V
デジタル レギュレータ ピン電圧 DVDD -0.3 5.75 V
ロジック ピン電圧 GD_INx、PWM1、IPROPI/PWM2、DRVOFF、nSLEEP、SCLK、SDI、nSCS -0.3 5.75 V
出力ロジック ピン電圧 SDO -0.3 VDVDD + 0.3 V
出力ピン電圧 OUT1-OUT12 -0.3 VPVDD + 0.9 V
出力電流 OUT1-OUT12、ECFB、ECDRV 内部的に制限 内部的に制限 A
ヒータおよびエレクトロクロミック MOSFET ゲート駆動ピン電圧 GH_HS VSH_HS –0.3 ~ VSH_HS + 13 VVCP + 0.3 V
ヒータおよびエレクトロクロミック MOSFET ソースピン電圧 SH_HS、 ECFB、ECDRV -0.3 VPVDD + 0.3 V
ハイサイド ドライバおよびヒーター MOSFET ソース ピンの最大エネルギー消費、TJ = 25 °C、LLOAD < 100µH OUT7-OUT12、SH_HS - 1 mJ
ハイサイド ゲート ドライブ ピン電圧 GHx(2) -2 VVCP + 0.3 V
過渡 1µs ハイサイド ゲート ドライブ ピン電圧 GHx(2) -5 VVCP + 0.3 V
SHx を基準とするハイサイド ゲート ドライブ ピン電圧 GHx(2) -0.3 13.5 V
ハイサイド センス ピン電圧 SHx(2) -2 40 V
過渡 1µs ハイサイド センス ピン電圧 SHx(2) -5 40 V
ローサイド ゲート ドライブ ピン電圧 GLx(2) -2 13.5 V
過渡 1µs ローサイド ゲート ドライブ ピン電圧 GLx(2) -3 13.5 V
SL を基準とするローサイド ゲート ドライブ ピン電圧 GLx(2) -0.3 13.5 V
ローサイド センス ピン電圧 SL(2) -2 2 V
過渡 1µs のローサイド センス ピン電圧 SL(2) -3 3 V
ゲート駆動電流 GHx、GLx 内部的に制限 内部的に制限 A
アンプ入力ピン電圧 SN、SP -2 VVCP + 0.3 V
過渡 1µs アンプ入力ピン電圧 SN、SP -5 VVCP + 0.3 V
アンプ入力差動電圧 SN、SP -5.75 5.75 V
アンプ出力ピン電圧 SO -0.3 VDVDD + 0.3 V
周囲温度、TA -40 125 °C
接合部温度、TJ -40 150 °C
保管温度、Tstg -65 150 °C
「絶対最大定格」の範囲外の動作は、デバイスの永続的な損傷の原因となる可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを意味するものではありません。「絶対最大定格」の範囲内であっても「推奨動作条件」の範囲外で使用すると、デバイスが完全に機能しない可能性があり、デバイスの信頼性、機能、性能に影響を及ぼし、デバイスの寿命を縮める可能性があります。
GHx、SHx、GLx、または SL に対する PVDD は 40V を超えないようにします。PVDD が 35V を超える場合、GHx、SHx、GLx、および SL の負電圧は、この定格を超えないように制限しなければなりません。PVDD が 35V 未満の場合、GHx、SHx、GLx、SL の完全な負定格が利用可能です。