5 ピン構成および機能

図 5-1 VQFN（RGZ） 48 ピンパッケージおよびピン機能

表 5-1 ピンの機能

ピン		I/O⁽¹⁾	タイプ	説明
番号	名称		タイプ	説明
1	OUT4	O	電源	440mΩ ハーフブリッジ出力 4。
2	PVDD	I	電源	デバイスドライバ電源入力。ブリッジ電源に接続します。PVDD ピンと GND ピンの間に 0.1μF の PVDD 定格セラミックコンデンサと 10μF 以上のローカルバルク容量を接続します。
3	VCP	I/O	電源	チャージポンプ出力。1μF、16V セラミックコンデンサを VCP ピンと PVDD ピンの間に接続します。
4	CP1H	I/O	電源	チャージポンプのスイッチングノード。100nF、PVDD 定格セラミックコンデンサを CP1H ピンと CP1L ピンの間に接続します。
5	CP1L	I/O	電源
6	CP2H	I/O	電源	チャージポンプのスイッチングノード。100nF、PVDD 定格セラミックコンデンサを CP2H ピンと CP2L ピンの間に接続します。
7	CP2L	I/O	電源
8	PVDD	I	電源	デバイスドライバ電源入力。ブリッジ電源に接続します。PVDD ピンと GND ピンの間に 0.1µF の PVDD 定格セラミックコンデンサと 10µF 以上のローカルバルク容量を接続します。
9	OUT5	O	電源	155mΩ ハーフブリッジ出力 5。
10	PGND	I/O	グランド	デバイスのグランド。システムグランドに接続。
11	OUT1	O	電源	1.54Ω ハーフブリッジ出力 1。
12	OUT2	O	電源	1.54Ω ハーフブリッジ出力 2。
13	GD_IN1	I	デジタル	ゲートドライバハーフブリッジおよび H ブリッジ制御入力 1。
14	GD_IN2	I	デジタル	ゲートドライバハーフブリッジおよび H ブリッジ制御入力 2。
15	PWM1	I	デジタル	エレクトロクロミックおよびゲートドライバを除くすべてのドライバを制御するための PWM 入力 1。
16	nSCS	I	デジタル	シリアルチップ選択。このピンのロジック LOW により、シリアルインターフェイス通信が可能になります。内部プルアップ抵抗。
17	SDI	I	デジタル	シリアルデータ入力。データは、SCLK ピンの立ち下がりエッジでキャプチャされます。内部プルダウン抵抗。
18	SDO	O	デジタル	シリアルデータ出力。データは、SCLK ピンの立ち上がりエッジでシフトアウトされます。プッシュプル出力。
19	SCLK	I	デジタル	シリアルクロック入力。シリアルデータは、このピンの対応する立ち上がりおよび立ち下がりエッジでシフトアウトおよびキャプチャされます。内部プルダウン抵抗。
20	IPROPI/PWM2	I/O	アナログ	センス出力は、ドライバ負荷電流フィードバック、PVDD 電圧フィードバック、またはサーマルクラスタ温度フィードバックのいずれかから多重化されます。ハーフブリッジドライバの 2 番目の PWM ピン入力としても構成できます。
21	SO	O	アナログ	シャントアンプ出力。
22	DRVOFF	I	アナログ	ゲートドライバのシャットダウンパス。ハイサイドおよびローサイド両方のゲートドライバ出力をプルダウンするためのロジック High 信号。内部プルダウン抵抗。
23	nSLEEP	I	アナログ	デバイスイネーブルピン。デバイスをシャットダウンし、スリープモードに移行するロジック Low。内部プルダウン抵抗。
24	DVDD	I	電源	デバイスのロジック / デジタル出力電源入力。1.0µF、6.3V セラミックコンデンサを DVDD ピンと GND ピンの間に接続することを推奨します。
25	DGND	I/O	グランド	デバイスのグランド。システムグランドに接続。
26	ECFB	I/O	電源	EC 制御用として、ピンは電圧モニタ入力および高速放電ローサイドスイッチとして使用されます。EC 駆動機能を使用しない場合は、このピンを 10kΩ 抵抗を介して GND に接続します。
27	ECDRV	O	アナログ	EC 制御では、ピンは EC 電圧調整用の外部 MOSFET のゲートを制御します
28	SH_HS	I	アナログ	ハイサイドヒータ MOSFET のソースピン、ヒータ負荷への出力。ハイサイド MOSFET のソースに接続します。
29	GH_HS	O	アナログ	ヒータ MOSFET 用ゲートドライバ出力。ハイサイド MOSFET のゲートに接続します。
30	SN	I	アナログ	アンプのマイナス入力。シャント抵抗のマイナス端子に接続します。シャントアンプの入力に、追加のフィルタリングを行うことは推奨されません。
31	SP	I	アナログ	アンプのプラス入力。シャント抵抗のプラス端子に接続します。シャントアンプの入力に、追加のフィルタリングを行うことは推奨されません。
32	GH2	O	アナログ	ハイサイドゲートドライバ出力。ハイサイド MOSFET のゲートに接続します。クロスオーバー遷移タイミングへの影響を与えるため、ゲート駆動直列抵抗は推奨されません。
33	SH2	I	アナログ	ハイサイドソースセンス入力。ハイサイド MOSFET ソースに接続します。
34	GL2	O	アナログ	ローサイドゲートドライバ出力。ローサイド MOSFET のゲートに接続します。
35	SL	I	アナログ	ローサイド MOSFET ゲートドライブセンス機能とパワーリターン。ローサイド MOSFET グランドリターンへの低インピーダンスパスにより、システムグランドに接続します。
36	GL1	O	アナログ	ローサイドゲートドライバ出力。ローサイド MOSFET のゲートに接続します。
37	SH1	I	アナログ	ハイサイドソースセンス入力。ハイサイド MOSFET ソースに接続します。
38	GH1	O	電源	ハイサイドゲートドライバ出力。ハイサイド MOSFET のゲートに接続します。クロスオーバー遷移タイミングへの影響を与えるため、ゲート駆動直列抵抗は推奨されません。
39	OUT12	O	電源	1.2Ω ハイサイドドライバ出力 12。ローサイド負荷に接続します。
40	OUT11	O	電源	1.2Ω ハイサイドドライバ出力 11。EC 駆動用の SC 保護スイッチとして構成できます。ローサイド負荷に接続します。
41	OUT10	O	電源	1.2Ω ハイサイドドライバ出力 10。ローサイド負荷に接続します。
42	OUT9	O	電源	1.2Ω ハイサイドドライバ出力 9。ローサイド負荷に接続します。
43	OUT8	O	電源	1.2Ω ハイサイドドライバ出力 8。ローサイド負荷に接続します。
44	OUT7	O	電源	構成可能な R_DSON（400mΩ/1200mΩ）を搭載したハイサイドドライバ出力。ローサイド負荷に接続します。
45	PVDD	I	電源	デバイスドライバ電源入力。ブリッジ電源に接続します。PVDD ピンと GND ピンの間に 0.1µF の PVDD 定格セラミックコンデンサと 10µF 以上のローカルバルク容量を接続します。
46	OUT6	O	電源	185mΩ ハーフブリッジ出力 6。
47	PGND	I/O	グランド	デバイスのグランド。システムグランドに接続。
48	OUT3	O	電源	440mΩ ハーフブリッジ出力 3。

(1) I = 入力、O = 出力