JAJSXB4A May   2024  – September 2025 DRV8000-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 デバイスの比較
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格 (車載機器)
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報 (RGZ パッケージ)
    5. 6.5 電気的特性
    6. 6.6 タイミング要件
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 外付け部品
    4. 7.4 機能説明
      1. 7.4.1 ヒータ MOSFET ドライバ
        1. 7.4.1.1 ヒータ MOSFET ドライバ制御
        2. 7.4.1.2 ヒータ MOSFET ドライバの保護
          1. 7.4.1.2.1 ヒータ SH_HS 内部ダイオード
          2. 7.4.1.2.2 ヒータ MOSFET VDS 過電流保護 (HEAT_VDS)
          3. 7.4.1.2.3 ヒータ MOSFET 開放負荷検出
      2. 7.4.2 ハイサイド ドライバ
        1. 7.4.2.1 ハイサイド ドライバ制御
          1. 7.4.2.1.1 ハイサイド ドライバ PWM ジェネレータ
          2. 7.4.2.1.2 定電流モード
          3. 7.4.2.1.3 OUTx HS ITRIP 動作
          4. 7.4.2.1.4 ハイサイド － パラレル出力
        2. 7.4.2.2 ハイサイド ドライバ保護回路
          1. 7.4.2.2.1 ハイサイド ドライバの内部ダイオード
          2. 7.4.2.2.2 ハイサイド ドライバの短絡保護回路
          3. 7.4.2.2.3 ハイサイド ドライバの過電流保護
          4. 7.4.2.2.4 ハイサイド ドライバの開放負荷検出
      3. 7.4.3 エレクトロクロミック ガラス ドライバ
        1. 7.4.3.1 エレクトロクロミック ドライバ制御
        2. 7.4.3.2 エレクトロクロミック ドライバ保護
      4. 7.4.4 ハーフ ブリッジ ドライバ
        1. 7.4.4.1 ハーフブリッジ制御
        2. 7.4.4.2 OUT1 および OUT2 ハイサイド ドライバ モード
        3. 7.4.4.3 ハーフ ブリッジ レジスタ コントロール
        4. 7.4.4.4 ハーフ ブリッジ ITRIP レギュレーション
        5. 7.4.4.5 ハーフブリッジの保護と診断
          1. 7.4.4.5.1 ハーフブリッジ オフ状態診断（OLP）
          2. 7.4.4.5.2 ハーフ ブリッジ開放負荷検出
          3. 7.4.4.5.3 ハーフ ブリッジ過電流保護
      5. 7.4.5 ゲート ドライバ
        1. 7.4.5.1 入力 PWM モード
          1. 7.4.5.1.1 ハーフブリッジ制御
          2. 7.4.5.1.2 H ブリッジ制御
          3. 7.4.5.1.3 DRVOFF - ゲート ドライバ シャットオフ ピン
        2. 7.4.5.2 ゲート ドライバ - 機能ブロック図
          1. 7.4.5.2.1  スマート ゲート ドライバ
          2. 7.4.5.2.2  機能ブロック図
          3. 7.4.5.2.3  スルーレート制御 (IDRIVE)
          4. 7.4.5.2.4  ゲート ドライブ ステート マシン (TDRIVE)
            1. 7.4.5.2.4.1 tDRIVE 計算例
          5. 7.4.5.2.5  伝搬遅延の低減 (PDR)
          6. 7.4.5.2.6  PDR 事前充電 / 事前放電制御ループ動作の詳細
          7. 7.4.5.2.7  PDR 充電 / 放電後の制御ループ動作の詳細
            1. 7.4.5.2.7.1 PDR の充電後 / 放電後の設定
          8. 7.4.5.2.8  駆動およびフリーホイール MOSFET の検出
          9. 7.4.5.2.9  自動デューティ サイクル補償 (DCC)
          10. 7.4.5.2.10 閉ループ スルー時間制御 (STC)
            1. 7.4.5.2.10.1 STC 制御ループのセットアップ
        3. 7.4.5.3 トリプラー (2 段) チャージ ポンプ
        4. 7.4.5.4 広同相差動電流シャント アンプ
        5. 7.4.5.5 ゲート ドライバ保護回路
          1. 7.4.5.5.1 MOSFET VDS 過電流保護 (VDS_OCP)
          2. 7.4.5.5.2 ゲート ドライバ フォルト (VGS_GDF)
          3. 7.4.5.5.3 オフライン短絡とオープン負荷検出 (OOL / OSC)
      6. 7.4.6 センス出力（IPROPI）
      7. 7.4.7 保護回路
        1. 7.4.7.1 フォルト リセット (CLR_FLT)
        2. 7.4.7.2 DVDD ロジック電源パワーオン リセット (DVDD_POR)
        3. 7.4.7.3 PVDD 電源低電圧監視 (PVDD_UV)
        4. 7.4.7.4 PVDD 電源過電圧監視 (PVDD_OV)
        5. 7.4.7.5 VCP チャージ ポンプ低電圧誤動作防止 (VCP_UV)
        6. 7.4.7.6 サーマル クラスタ
        7. 7.4.7.7 ウォッチドッグ タイマ
        8. 7.4.7.8 障害検出と応答の概略表
    5. 7.5 プログラミング
      1. 7.5.1 シリアル・ペリフェラル・インターフェイス (SPI)
      2. 7.5.2 SPI フォーマット
      3. 7.5.3 タイミング図
  9. 8  DRV8000-Q1 レジスタ マップ
    1. 8.1 DRV8000-Q1_STATUS レジスタ
    2. 8.2 DRV8000-Q1_CNFG レジスタ
    3. 8.3 DRV8000-Q1_CTRL レジスタ
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 設計要件
      2. 9.2.2 詳細な設計手順
        1. 9.2.2.1 IDRIVE 計算例
        2. 9.2.2.2 tDRIVE 計算例
        3. 9.2.2.3 最大 PWM スイッチング周波数
        4. 9.2.2.4 電流シャント アンプの構成
    3. 9.3 初期設定
    4. 9.4 電源に関する推奨事項
      1. 9.4.1 バルク容量の決定
    5. 9.5 レイアウト
      1. 9.5.1 レイアウトのガイドライン
      2. 9.5.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントの更新通知を受け取る方法
    2. 10.2 サポート・リソース
    3. 10.3 商標
    4. 10.4 静電気放電に関する注意事項
    5. 10.5 用語集
  12. 11プロダクション前の改訂履歴
  13. 12メカニカル、パッケージ、および注文情報
    1. 12.1 付録：パッケージ オプション
    2. 12.2 テープおよびリール情報

7.4.4.1 ハーフブリッジ制御

ハーフブリッジ ドライバは 2 つのモードで制御することにより、PWM 入力ピンまたは SPI レジスタでの制御方式をサポートします。ハーフブリッジ ドライバには、ハーフブリッジ制御をイネーブルにし、制御モード（PWM または SPI）を設定するための構成レジスタ（HB_OUT_CNFG1およびHB_OUT_CNFG2）もあります。

ハーフブリッジは、PWM1 ピンと IPROPI/PWM2 ピンのどちらかからの入力信号で制御するように構成できます。PWM1 ピンへの信号は、ハーフブリッジ、ハイサイド ドライバ、ヒータ ドライバに内部で多重化できます。PWM2 ピンによる IPROPI/PWM2 制御は、ハーフブリッジにのみ使用できます。PWM/PWM2 ピンが PWM 入力に構成されている場合、IPROPI 検出出力は利用できなくなります。各ハーフブリッジ ドライバのスルーレートは HB_SR_CNFG で設定できます。

IPROPI/PWM2 は、デフォルトではセンス出力です。構成表を以下に示します。OUT5 と OUT6 はHB_OUT_CNFG1で構成され、OUT4 経由で OUT1 は HB_OUT_CNFG2 で構成されていることに注意します。

表 7-22 OUTX_CNFG ハーフブリッジ構成
OUTX_CNFG[2] OUTX_CNFG[1] OUTX_CNFG[0] OUTx HS オン LS オン
0 0 0 OFF OFF OFF
0 0 1 SPI レジスタの制御 OUTX_CTRL OUTX_CTRL
0 1 0 PWM 1 相補制御 約 PWM1 PWM1
0 1 1 PWM 1 LS 制御 OFF PWM1
1 0 0 PWM 1 HS 制御 PWM1 OFF
1 0 1 PWM 2 相補制御 ~ IPROPI / PWM2 IPROPI/PWM2
1 1 0 PWM 2 LS 制御 OFF IPROPI/PWM2
1 1 1 PWM 2 HS 制御 IPROPI/PWM2 OFF

ハーフブリッジを SPI レジスタ制御用に構成した場合（OUTx_CNFG = 01b）、ビットOUTx_CTRLを持つレジスタ GD_HB_CTRL で、ハーフブリッジのハイサイドおよびローサイド MOSFET を個別に制御できます。以下 に、独立ハーフブリッジ モードの真理値表を示します。

表 7-23 ハーフ ブリッジ ドライバ コントローラ
OUTx_CTRL（OUT1~6）ビット 構成 説明
00 OFF ハーフブリッジ制御 OFF
01 HS オン ハイサイド MOSFET ON
10 LS オン ローサイド MOSFET ON
11 RSVD 予約済み。

ハーフブリッジ制御モードは、SPI 通信が利用可能なときに、そのビットに書き込むことで、いつでも変更できます。この変更はすぐに反映されます。

ハーフブリッジが PWM 動作用に構成されている場合 (OUTx_CNFG = 01xb、10xb または 11xb)、入力は 100% 駆動モードまたは PWM 駆動モードの静的またはパルス幅変調 (PWM) 電圧信号を受け付けます。

本デバイスは、ハーフブリッジ切り替え時におけるハイサイド FET とローサイド FET の切り替え時に必要なデッドタイムを自動的に生成します。このタイミングは、内部での FET ゲートとソース間電圧フィードバックに基づきます。外部タイミングは必要ありません。この方式では、シュートスルー電流を防止しながら、デッドタイムを最小限に抑えます。