デバイスのハーフブリッジには、ITRIP と呼ばれるオプションの固定周波数負荷電流調整機能があります。具体的にはアクティブな出力電流を、OUTx_ITRIP_LVLで決定される設定済み電流スレッショルドと比較します。OUT1-2 には 2 つの ITRIP 電流スレッショルドがあり、OUT3-6 には 3 つの電流スレッショルド オプションもあります。ITRIP スレッショルド、イネーブル、およびタイミング設定は、HB_ITRIP_CONFIG 、HB_ITRIP_FREQ、および HB_ITRIP_DGで各ハーフ ブリッジに対して個別に設定されます。

このデバイスには常にイネーブルになる複数のドライバが内蔵されているため、ITRIP ハーフブリッジ レギュレーション中の消費電力を低減する目的でフリーホイール構成があります。同期整流（MOSFET）により、非同期整流（ダイオード）に比べて消費電力が低くなります。ハーフブリッジのフリーホイール動作は、非同期 (パッシブ フリーホイール) と同期整流 (アクティブ フリーホイール) の間で構成可能です。ITRIP レギュレーション中のハーフブリッジの同期整流は、構成レジスタ HB_OUT_CNFG1 の NSR_OUTx_DIS ビットを設定することでイネーブルになります。

ITRIP 検出は各ハーフブリッジのハイサイドおよびローサイド MOSFET の両方で行われ、ブランキングは内部で制御されます。

設定可能な ITRIP タイミング パラメータは、周波数およびグリッチ除去です。以下の表に、ITRIP の設定オプションをまとめます。

ITRIP レギュレーションは、次のステップに従います。

• ハーフブリッジのローサイドまたはハイサイドがイネーブルになります。最初の ITRIP クロック エッジは、ハーフ ブリッジがイネーブルのときに発生します。
• ローサイドまたはハイサイドのいずれかで ITRIP 制限を超過すると、デバイスはグリッチ除去時間 t_{DG_ITRIP_HB} よりも長い間待機します。
• グリッチ除去時間が経過しても ITRIP 制限を超えた場合、どちらかのハーフブリッジが Hi-Z に入るか、NSR_OUTx_DIS ビットの設定に応じて、ITRIP サイクルの残りの期間中、反対側の MOSFET をオンにします。ITRIPステータス ビットが設定され、レギュレーション ループが再起動します。
• NSR_OUTx_DIS = 1b (同期整流がイネーブル) の場合、イネーブルされている MOSFET を流れる電流が反転しているかどうかを監視されます。電流の反転が検出された場合、ITRIP サイクルの残りの期間、ハーフブリッジ出力は Hi-Z になります。

同期整流またはフリーホイール機能は、 NSR_OUTx_DIS ビットを構成レジスタ HB_OUT_CNFG1 で設定することによって有効になります。NSR_OUTx_DIS = 0bの場合、いずれかの MOSFET で ITRIP が発生すると、ハーフブリッジは Hi-Z になります。NSR_OUTx_DIS = 1b の場合、いずれかの MOSFET で ITRIP が発生すると、反対側の MOSFET がイネーブルになります。

例えば、補完モードでは NSR_OUTx_DIS = 1b、OUTx_CNFG = 101b および 010b に設定します。PWM 入力が HS MOSFET をオンに設定し、HS MOSFET の ITRIP に達すると、ITRIP サイクルの残りの時間にわたって LS MOSFET がオンになります。HS MOSFET はサイクルの終わりにオンになります。PWM 入力が ITRIP 周期内に変化すると、ITRIP カウンタはリセットされ、LS MOSFET がオンの間、ITRIP レギュレーションがアクティブです。

ITRIP が発生したときに同期整流が有効であり MOSFET がオンになると、電流の反転またはゼロクロス検出が監視されます。ハイサイドとローサイドの両方の MOSFET にゼロクロス検出があります。ITRIP レギュレーション中に、検出された負荷電流がグリッチ除去時間より長い間 0A に達すると、ITRIP サイクルの残りの期間、ハーフブリッジ出力は Hi-Z になります。ゼロクロス グリッチ除去時間は、同じ ITRIP グリッチ除去時間です。

下の図は、OUTx_ITRIP_LVL、NSR_OUTx_DIS、HB_ITRIP_FREQ、HB_TOFF_SEL、HB_ITRIP_DG を設定した後のハーフブリッジにおける ITRIP 動作を示しています：

ITRIP の設定は、SPI 通信が利用可能な場合、OUTx_ITRIP_LVL ビットへの書き込みによりいつでも変更できます。変更は即座にデバイスの動作に反映されます。

ハーフブリッジが PWM 制御と ITRIP 用に構成されている場合、ITRIP に達すると、動作は SPI レジスタ制御の場合と同じですが、入力は構成された PWM ピンから行われます。

HB_ITRIP_FREQレジスタのHB_TOFF_SELビットに基づいて、t_OFFの最小値が強制されます。この設定を有効にすると、Period = 1/f_PWM、t_OFF = (Period - t_ON) となります。(Period - t_ON) > t_{OFF_MIN} または t_OFF = t_{OFF_MIN} (Period - t_ON) < t_{OFF_MIN} の場合です。

たとえば、HB_TOFF_SEL = 01b の場合、T/2 の t_OFFの最小挿入です。

1. ITRIP がデューティ サイクルの 50% を超えて発生した場合、ITRIP 後に最小固定 T/2 オフ時間が挿入されます。動作は t_OFF = T/2 です。
2. ITRIP が 50% デューティ サイクル以内に発生した場合、動作は t_OFF =（周期 - t_ON）です。