JAJSXB4A
May 2024 – September 2025
DRV8000-Q1
PRODUCTION DATA
1
1
特長
2
アプリケーション
3
説明
4
デバイスの比較
5
ピン構成および機能
6
仕様
6.1
絶対最大定格
6.2
ESD 定格 (車載機器)
6.3
推奨動作条件
6.4
熱に関する情報 (RGZ パッケージ)
6.5
電気的特性
6.6
タイミング要件
7
詳細説明
7.1
概要
7.2
機能ブロック図
7.3
外付け部品
7.4
機能説明
7.4.1
ヒータ MOSFET ドライバ
7.4.1.1
ヒータ MOSFET ドライバ制御
7.4.1.2
ヒータ MOSFET ドライバの保護
7.4.1.2.1
ヒータ SH_HS 内部ダイオード
7.4.1.2.2
ヒータ MOSFET VDS 過電流保護 (HEAT_VDS)
7.4.1.2.3
ヒータ MOSFET 開放負荷検出
7.4.2
ハイサイド ドライバ
7.4.2.1
ハイサイド ドライバ制御
7.4.2.1.1
ハイサイド ドライバ PWM ジェネレータ
7.4.2.1.2
定電流モード
7.4.2.1.3
OUTx HS ITRIP 動作
7.4.2.1.4
ハイサイド - パラレル出力
7.4.2.2
ハイサイド ドライバ保護回路
7.4.2.2.1
ハイサイド ドライバの内部ダイオード
7.4.2.2.2
ハイサイド ドライバの短絡保護回路
7.4.2.2.3
ハイサイド ドライバの過電流保護
7.4.2.2.4
ハイサイド ドライバの開放負荷検出
7.4.3
エレクトロクロミック ガラス ドライバ
7.4.3.1
エレクトロクロミック ドライバ制御
7.4.3.2
エレクトロクロミック ドライバ保護
7.4.4
ハーフ ブリッジ ドライバ
7.4.4.1
ハーフブリッジ制御
7.4.4.2
OUT1 および OUT2 ハイサイド ドライバ モード
7.4.4.3
ハーフ ブリッジ レジスタ コントロール
7.4.4.4
ハーフ ブリッジ ITRIP レギュレーション
7.4.4.5
ハーフブリッジの保護と診断
7.4.4.5.1
ハーフブリッジ オフ状態診断(OLP)
7.4.4.5.2
ハーフ ブリッジ開放負荷検出
7.4.4.5.3
ハーフ ブリッジ過電流保護
7.4.5
ゲート ドライバ
7.4.5.1
入力 PWM モード
7.4.5.1.1
ハーフブリッジ制御
7.4.5.1.2
H ブリッジ制御
7.4.5.1.3
DRVOFF - ゲート ドライバ シャットオフ ピン
7.4.5.2
ゲート ドライバ - 機能ブロック図
7.4.5.2.1
スマート ゲート ドライバ
7.4.5.2.2
機能ブロック図
7.4.5.2.3
スルーレート制御 (IDRIVE)
7.4.5.2.4
ゲート ドライブ ステート マシン (TDRIVE)
7.4.5.2.4.1
tDRIVE 計算例
7.4.5.2.5
伝搬遅延の低減 (PDR)
7.4.5.2.6
PDR 事前充電 / 事前放電制御ループ動作の詳細
7.4.5.2.7
PDR 充電 / 放電後の制御ループ動作の詳細
7.4.5.2.7.1
PDR の充電後 / 放電後の設定
7.4.5.2.8
駆動およびフリーホイール MOSFET の検出
7.4.5.2.9
自動デューティ サイクル補償 (DCC)
7.4.5.2.10
閉ループ スルー時間制御 (STC)
7.4.5.2.10.1
STC 制御ループのセットアップ
7.4.5.3
トリプラー (2 段) チャージ ポンプ
7.4.5.4
広同相差動電流シャント アンプ
7.4.5.5
ゲート ドライバ保護回路
7.4.5.5.1
MOSFET VDS 過電流保護 (VDS_OCP)
7.4.5.5.2
ゲート ドライバ フォルト (VGS_GDF)
7.4.5.5.3
オフライン短絡とオープン負荷検出 (OOL / OSC)
7.4.6
センス出力(IPROPI)
7.4.7
保護回路
7.4.7.1
フォルト リセット (CLR_FLT)
7.4.7.2
DVDD ロジック電源パワーオン リセット (DVDD_POR)
7.4.7.3
PVDD 電源低電圧監視 (PVDD_UV)
7.4.7.4
PVDD 電源過電圧監視 (PVDD_OV)
7.4.7.5
VCP チャージ ポンプ低電圧誤動作防止 (VCP_UV)
7.4.7.6
サーマル クラスタ
7.4.7.7
ウォッチドッグ タイマ
7.4.7.8
障害検出と応答の概略表
7.5
プログラミング
7.5.1
シリアル・ペリフェラル・インターフェイス (SPI)
7.5.2
SPI フォーマット
7.5.3
タイミング図
8
DRV8000-Q1 レジスタ マップ
8.1
DRV8000-Q1_STATUS レジスタ
8.2
DRV8000-Q1_CNFG レジスタ
8.3
DRV8000-Q1_CTRL レジスタ
9
アプリケーションと実装
9.1
アプリケーション情報
9.2
代表的なアプリケーション
9.2.1
設計要件
9.2.2
詳細な設計手順
9.2.2.1
IDRIVE 計算例
9.2.2.2
tDRIVE 計算例
9.2.2.3
最大 PWM スイッチング周波数
9.2.2.4
電流シャント アンプの構成
9.3
初期設定
9.4
電源に関する推奨事項
9.4.1
バルク容量の決定
9.5
レイアウト
9.5.1
レイアウトのガイドライン
9.5.2
レイアウト例
10
デバイスおよびドキュメントのサポート
10.1
ドキュメントの更新通知を受け取る方法
10.2
サポート・リソース
10.3
商標
10.4
静電気放電に関する注意事項
10.5
用語集
11
プロダクション前の改訂履歴
12
メカニカル、パッケージ、および注文情報
12.1
付録:パッケージ オプション
12.2
テープおよびリール情報
1
特長
車載アプリケーション用に AEC-Q100 認定済み:
温度グレード 1:-40℃~+125℃、T
A
機能安全準拠予定
機能安全アプリケーション向けに開発
ISO26262 システム設計を支援するためのドキュメント
ASIL D までのインテグリティ レベル
ASIL B までのハードウェア安全度
5V~35V (絶対最大定格 40V) 動作範囲
H ブリッジまたはデュアル チャネル ハーフ ブリッジ ゲート ドライバ
スマート ゲート ドライブ アーキテクチャ
100% PWM に対応するトリプラー チャージ ポンプ
同相モードの広い電流シャント アンプ
1 個の統合ハーフブリッジ、I
OUT
最大 8A (R
DSON
HS + LS FET = 155mΩ)
1 個の統合ハーフブリッジ、I
OUT
最大 7A (R
DSON
HS + LS FET = 185mΩ)
2 個の統合ハーフブリッジ、I
OUT
最大 4A (R
DSON
HS + LS FET = 440mΩ)
2 個の統合ハーフブリッジ、I
OUT
最大 1.3A (R
DSON
HS + LS FET = 1540mΩ)
1 個の構成可能な内蔵ハイサイド ドライバをランプまたは LED ドライバとして使用、最大 I
OUT
1.5/0.5A (R
DSON
= 0.4/1.2Ω)
5 個の0.5/0.25A 負荷用のハイサイド ドライバを内蔵 (R
DSON
=1.2Ω)
1 つの外部 MOSFET ゲート ドライバ、エレクトロ クロミック ガラス充電用
1 つのエレクトロクロミック ガラス放電用ローサイド FET 内蔵
ハイサイド ドライバ用の内部 10 ビット PWM ジェネレータ
すべてのハイサイド ドライバは、幅広い LED モジュールを駆動するための低電流または高電流のスレッショルド定電流モードをサポートしています
1 個のヒータ用外部 MOSFET ゲート ドライバ
オフライン開放負荷診断
短絡検出に適した低 R
DSON
MOSFET の V
DS
監視
統合ドライバ出力は電流調整機能付き(ITRIP
多重化可能なセンス出力(IPROPI)
比例電流出力(IPROPI)付きの内部電流検出
複数の熱クラスタによる高度なダイ温度モニタリング
モーターの電源電圧モニター
設定可能な障害動作を備えた保護および診断機能
オフ状態とオン状態の両方で負荷診断を行い、開放負荷および短絡を検出
過電流および過熱保護
デバイス比較表