JAJU984B July   2018  – March 2025 ADS9224R , ADS9234R

 

  1.   1
  2.   ADS9224REVM-PDK
  3.   商標
  4. 1概要
    1. 1.1 ADS9224REVM-PDK の特長
    2. 1.2 ADS9224REVM の特長
  5. 2アナログ インターフェイス
    1. 2.1 信号ソース用コネクタ
    2. 2.2 ADC 差動入力信号ドライバ
      1. 2.2.1 入力信号パス
    3. 2.3 ADS9224R 内部リファレンス
  6. 3デジタル インターフェイス
    1. 3.1 ADC デジタル IO の multiSPI
  7. 4電源
  8. 5構成
    1. 5.1 デフォルトのジャンパ設定
    2. 5.2 EVM グラフィカル ユーザー インターフェイス (GUI) ソフトウェアのインストール
  9. 6動作
    1. 6.1 EVM GUI グローバル設定による ADC 制御
    2. 6.2 レジスタ マップ構成ツール
    3. 6.3 時間ドメイン表示ツール
    4. 6.4 スペクトル分析ツール
    5. 6.5 ヒストグラム ツール
  10. 7ADS9224REVM の部品表、PCB レイアウト、および回路図
    1. 7.1 部品表 (BOM)
    2. 7.2 PCB レイアウト
    3. 7.3 回路図
  11. 8改訂履歴

5.1 デフォルトのジャンパ設定

JP1-JP2 および JP3-JP4 は、差動アナログ ソースをそれぞれチャネル A およびチャネル B 入力に接続するために使われます。また、ジャンパ JP1 と JP4 にシャントを使用することで、負入力をグランドに接続し、シングルエンド信号に対応できます (セクション 2.1 を参照)。

.図 5-1 に、出荷時のデフォルトのジャンパの位置と設定を示します。

ADS9224REVM-PDK のジャンパ位置図 5-1 ADS9224REVM-PDK のジャンパ位置

これらの各ジャンパの機能と、それぞれのデフォルトの構成を、表 5-1 に示します。

表 5-1 デフォルトのジャンパ構成
記号 デフォルト構成 概要
JP1 オープン チャネル A の負の差動入力。シングルエンド信号用に JP1 ピン 1 と JP1 ピン 2 をシャントすることで、このピンをグランドに接続できます。
JP2 オープン チャネル A の正の差動入力またはシングルエンド信号用入力。
JP3 オープン チャネル B の負の差動入力。シングルエンド信号用に JP1 ピン 1 と JP1 ピン 2 をシャントすることで、このピンをグランドに接続できます。
JP4 オープン チャネル B の正の差動入力またはシングルエンド信号用入力。
JP5 オープン EEPROM 書き込み保護機能 (EEPROM 書き換え無効)。
JP6 オープン 外部 CONVST は切断されています。
JP7 インストール済み U8 LDO のシャットダウン ピンは無効化されています。
JP8 1-2 完全差動入力アンプの負電源は -230mV に接続されています。