JAJZ034E October   2022  – July 2025 TMS320F2800132 , TMS320F2800133 , TMS320F2800135 , TMS320F2800137

 

  1.   1
  2.   TMS320F28003x Real-Time MCUs Silicon Errata シリコン リビジョン 0
  3. 1使用上の注意およびアドバイザリ マトリックス
    1. 1.1 使用上の注意マトリックス
    2. 1.2 アドバイザリ マトリックス
  4. 2命名法、パッケージのマーキングとリビジョンの識別
    1. 2.1 デバイスおよび開発ツールの命名規則
    2. 2.2 サポート対象デバイス
    3. 2.3 パッケージの記号表記およびリビジョンの識別
  5. 3シリコン リビジョン C の使用上の注意とアドバイザリ
    1. 3.1 シリコン リビジョン C の使用上の注記
      1. 3.1.1 PIE：双方向 PIEACK 書き込みと手動 CPU 割り込みマスク クリア後のスプリアス ネスト割り込み
      2. 3.1.2 繰り返しブロックでネストされた割り込みを使用する際の注意
      3. 3.1.3 セキュリティ：プライマリ防御層はチップの境界を保護します。これは、JTAGLOCK およびフラッシュからのゼロ ピン ブート機能を有効化することから始まります
    2. 3.2 シリコン リビジョン C のアドバイザリ
      1.      アドバイザリ
      2.      アドバイザリ
      3.      アドバイザリ
      4.      アドバイザリ
      5.      アドバイザリ
      6.      アドバイザリ
      7.      アドバイザリ
      8. 3.2.1 アドバイザリ
      9.      アドバイザリ
      10. 3.2.2 アドバイザリ
      11. 3.2.3 アドバイザリ
      12.      アドバイザリ
      13.      アドバイザリ
      14.      アドバイザリ
      15.      アドバイザリ
      16. 3.2.4 アドバイザリ
      17.      アドバイザリ
      18. 3.2.5 アドバイザリ
      19.      アドバイザリ
  6. 4シリコン リビジョン B の使用上の注意とアドバイザリ
    1. 4.1 シリコン リビジョン B の使用上の注記
    2. 4.2 シリコン リビジョン B のアドバイザリ
  7. 5シリコン リビジョン A の使用上の注意とアドバイザリ
    1. 5.1 シリコン リビジョン A の使用上の注記
    2. 5.2 シリコン リビジョン A のアドバイザリ
  8. 6シリコン リビジョン 0 の使用上の注意とアドバイザリ
    1. 6.1 シリコン リビジョン 0 の使用上の注記
    2. 6.2 シリコン リビジョン 0 のアドバイザリ
  9. 7ドキュメントのサポート
  10. 8商標
  11. 9改訂履歴

アドバイザリ

CMPSS：コンパレータ入力ピンに AGPIO 機能があり、ADC が入力ピンをサンプリングしている場合、CMPSS グリッチが発生する可能性があります

影響を受けるリビジョン

0、A、B、C

詳細

表 3-2 に、注意する必要がある特定のアナログ入力ピンの使用事例の組み合わせを示します。このテーブルに示すように、CMPSS 入力、ADC サンプリング、AGPIO の組み合わせには注意するか、回避方法を使用する必要があります。

表 3-2 特定のアナログ入力ピンの使用事例の組み合わせ
特定のアナログ ピンで使用される機能 使用部品
CMPSS コンパレータ入力 あり - あり - あり
ADC サンプリング あり あり - あり あり
AGPIO アナログ ピン タイプ あり あり あり - -
AIO アナログ ピン タイプ - - - あり あり
結果 回避方法が必要 特別な分析や回避方法は不要

AGPIO アナログ ピン パスには、53Ω の追加の直列スイッチが含まれています。これにより、図 3-1 に示すように、ADC および CMPSS コンパレータと共有される低容量の絶縁型ノードが作成されます。ADC が (ADC サンプル / ホールド コンデンサに保存されている前の電圧に応じて) チャネルをサンプリングするとき、このノードに外乱が生じ、それによって最大 50ns の誤 CMPSS 事象が発生する可能性があります。下の回避方法を実装することで、この潜在的な外乱に対応できます。

TMS320F2800137 TMS320F2800135 TMS320F2800133 TMS320F2800132 AGPIO と AIO アナログ ピン タイプを含むアナログ サブシステム図図 3-1 AGPIO と AIO アナログ ピン タイプを含むアナログ サブシステム図

回避方法

  1. ADC と CMPSS の両方を同時に必要とするアナログ チャネルには、別のピン (AIO ピン タイプ) を使用します。
  2. CMPSS デジタル フィルタを 50ns 以上の設定で使用します。これにより、一時的な外乱がフィルタリングされます。
  3. 外乱によって誤トリップが発生しないように、ADC の サンプル / ホールド コンデンサを事前に調整します。たとえば、影響を受けるチャネルが読み取られる直前に、ADC の別のチャネルから 3.3V 接続のダミー読み取りを実行します。これにより、外乱が正の方向になり、誤トリップから離れます。誤トリップの極性が反転した場合、0V 信号の逆のダミー読み取りが使用されます。