JAJZ034E October   2022  – July 2025 TMS320F2800132 , TMS320F2800133 , TMS320F2800135 , TMS320F2800137

 

  1.   1
  2.   TMS320F28003x Real-Time MCUs Silicon Errata シリコン リビジョン 0
  3. 1使用上の注意およびアドバイザリ マトリックス
    1. 1.1 使用上の注意マトリックス
    2. 1.2 アドバイザリ マトリックス
  4. 2命名法、パッケージのマーキングとリビジョンの識別
    1. 2.1 デバイスおよび開発ツールの命名規則
    2. 2.2 サポート対象デバイス
    3. 2.3 パッケージの記号表記およびリビジョンの識別
  5. 3シリコン リビジョン C の使用上の注意とアドバイザリ
    1. 3.1 シリコン リビジョン C の使用上の注記
      1. 3.1.1 PIE：双方向 PIEACK 書き込みと手動 CPU 割り込みマスク クリア後のスプリアス ネスト割り込み
      2. 3.1.2 繰り返しブロックでネストされた割り込みを使用する際の注意
      3. 3.1.3 セキュリティ：プライマリ防御層はチップの境界を保護します。これは、JTAGLOCK およびフラッシュからのゼロ ピン ブート機能を有効化することから始まります
    2. 3.2 シリコン リビジョン C のアドバイザリ
      1.      アドバイザリ
      2.      アドバイザリ
      3.      アドバイザリ
      4.      アドバイザリ
      5.      アドバイザリ
      6.      アドバイザリ
      7.      アドバイザリ
      8. 3.2.1 アドバイザリ
      9.      アドバイザリ
      10. 3.2.2 アドバイザリ
      11. 3.2.3 アドバイザリ
      12.      アドバイザリ
      13.      アドバイザリ
      14.      アドバイザリ
      15.      アドバイザリ
      16. 3.2.4 アドバイザリ
      17.      アドバイザリ
      18. 3.2.5 アドバイザリ
      19.      アドバイザリ
  6. 4シリコン リビジョン B の使用上の注意とアドバイザリ
    1. 4.1 シリコン リビジョン B の使用上の注記
    2. 4.2 シリコン リビジョン B のアドバイザリ
  7. 5シリコン リビジョン A の使用上の注意とアドバイザリ
    1. 5.1 シリコン リビジョン A の使用上の注記
    2. 5.2 シリコン リビジョン A のアドバイザリ
  8. 6シリコン リビジョン 0 の使用上の注意とアドバイザリ
    1. 6.1 シリコン リビジョン 0 の使用上の注記
    2. 6.2 シリコン リビジョン 0 のアドバイザリ
  9. 7ドキュメントのサポート
  10. 8商標
  11. 9改訂履歴

アドバイザリ

CMPSS：COMPxLATCH は、特定の条件では正しくクリアされないことがあります

影響を受けるリビジョン

0、A、B、C

詳細

CMPSS ラッチ パスは、ソフトウェアによって（COMPSTSCLR を介して）または PWMSYNC によってクリアされるまで、ローカル ラッチ（COMPxLATCH）内でトリップ状態を維持するように設計されています。

COMPxLATCH は、信号がデジタル化され、デジタル フィルタによって認定された後、コンパレータ出力によって間接的に設定されます。コンパレータ出力が COMPxLATCH に達することが期待される最大レイテンシは、CMPSS モジュール クロック サイクルでは次のように表されます。

LATENCY = 1 + (1 x FILTER_PRESCALE) + (FILTER_THRESH x FILTER_PRESCALE)

ソフトウェアまたは PWMSYNC によって COMPxLATCH がクリアされると、ラッチ自体は必要に応じてクリアされますが、COMPxLATCH 前のデータ パスは、追加のレイテンシ数のモジュール クロック サイクルについて、コンパレータの出力値を反映していない可能性があります。COMPxLATCH がクリアされたときにデジタル フィルタ出力が論理 1 に解決されると、次のクロック サイクルでラッチが再度セットされます。

回避方法

COMPxLATCH をクリアする前に、デジタル フィルタ出力を論理 0 に解決できます。

ソフトウェアによって COMPxLATCH がクリアされた場合、ラッチをクリアする前に、デジタル フィルタの出力状態を COMPSTS レジスタで確認できます。レイテンシ値が大きいと許容できない遅延が発生する場合、デジタル フィルタを再初期化することでフィルタ FIFO をフラッシュできます（CTRIPxFILCTL 経由）。

PWMSYNC によって COMPxLATCH がクリアされた場合、PWMSYNC が生成される前に少なくともレイテンシ サイクルにわたってコンパレータ トリップ条件がクリアされるように、ユーザー アプリケーションを設計する必要があります。