Ultra-low jitter BAW VCO based Wireless clocks
- 42-fs typical/ 60-fs maximum RMS jitter at 491.52 MHz
- 47-fs typical/ 65-fs maximum RMS jitter at 245.76 MHz
Three high-performance Digital Phase Locked Loops (DPLLs) with paired Analog Phase Locked Loops (APLLs)
- Programmable DPLL loop bandwidth from 1 mHz to 4 kHz
- < 1-ppt DCO frequency adjustment step size
Four differential or single-ended DPLL inputs
- 1-Hz (1-PPS) to 800-MHz input frequency
- Digital holdover and hitless switching
14 differential outputs with programmable HSDS/LVPECL, LVDS and HSCL output formats
- Up to 18 total frequency outputs when configured with 6 LVCMOS frequency outputs on OUT0_P/N, OUT1_P/N, GPIO1 and GPIO2 and 12 differential outputs
- 1-Hz (1-PPS) to 1250-MHz output frequency with programmable swing and common mode
- PCIe Gen 1 to 6 compliant
I2C, 3-wire SPI, or 4-wire SPI interface
Ambient operating temperature: –40°C to 85°C

Ultra-low jitter BAW VCO based Wireless clocks
- 42-fs typical/ 60-fs maximum RMS jitter at 491.52 MHz
- 47-fs typical/ 65-fs maximum RMS jitter at 245.76 MHz
Three high-performance Digital Phase Locked Loops (DPLLs) with paired Analog Phase Locked Loops (APLLs)
- Programmable DPLL loop bandwidth from 1 mHz to 4 kHz
- < 1-ppt DCO frequency adjustment step size
Four differential or single-ended DPLL inputs
- 1-Hz (1-PPS) to 800-MHz input frequency
- Digital holdover and hitless switching
14 differential outputs with programmable HSDS/LVPECL, LVDS and HSCL output formats
- Up to 18 total frequency outputs when configured with 6 LVCMOS frequency outputs on OUT0_P/N, OUT1_P/N, GPIO1 and GPIO2 and 12 differential outputs
- 1-Hz (1-PPS) to 1250-MHz output frequency with programmable swing and common mode
- PCIe Gen 1 to 6 compliant
I2C, 3-wire SPI, or 4-wire SPI interface
Ambient operating temperature: –40°C to 85°C

The LMK5C33414AS1 is a high-performance network synchronizer and jitter cleaner designed to meet the stringent requirements of wireless communications and infrastructure applications.

The LMK5C33414AS1 is a device bundled with software support for IEEE-1588 PTP synchronization to a primary reference clock source. For more information, contact TI.

The network synchronizer integrates three DPLLs to provide hitless switching and jitter attenuation with programmable loop bandwidth and no external loop filters, maximizing flexibility and ease of use. Each DPLL phase locks a paired APLL to a reference input.

APLL3 features ultra high performance PLL with TI’s proprietary Bulk Acoustic Wave (BAW) technology and can generate 491.52-MHz output clocks with 42-fs typical / 60-fs maximum RMS jitter irrespective of the DPLL reference input frequency and jitter characteristics. APLL2 and APLL1 provide options for a second or third frequency and/or synchronization domain.

Reference validation circuitry monitors the DPLL reference clocks and performs a hitless switch between them upon detecting a switchover event. Zero-Delay Mode (ZDM) and phase cancellation may be enabled to control the phase relationship from input to outputs.

The device is fully programmable through I2C or SPI interface. The onboard EEPROM can be used to customize system start-up clocks. The device also features factory default ROM profiles as fallback options.

The LMK5C33414AS1 is a high-performance network synchronizer and jitter cleaner designed to meet the stringent requirements of wireless communications and infrastructure applications.

The LMK5C33414AS1 is a device bundled with software support for IEEE-1588 PTP synchronization to a primary reference clock source. For more information, contact TI.

The network synchronizer integrates three DPLLs to provide hitless switching and jitter attenuation with programmable loop bandwidth and no external loop filters, maximizing flexibility and ease of use. Each DPLL phase locks a paired APLL to a reference input.

APLL3 features ultra high performance PLL with TI’s proprietary Bulk Acoustic Wave (BAW) technology and can generate 491.52-MHz output clocks with 42-fs typical / 60-fs maximum RMS jitter irrespective of the DPLL reference input frequency and jitter characteristics. APLL2 and APLL1 provide options for a second or third frequency and/or synchronization domain.

Reference validation circuitry monitors the DPLL reference clocks and performs a hitless switch between them upon detecting a switchover event. Zero-Delay Mode (ZDM) and phase cancellation may be enabled to control the phase relationship from input to outputs.

The device is fully programmable through I2C or SPI interface. The onboard EEPROM can be used to customize system start-up clocks. The device also features factory default ROM profiles as fallback options.

filter

Andere Netzwerk-Taktsynchronisierer suchen

Herunterladen Video mit Transkript ansehen Video

Technische Dokumentation

star

=Von TI ausgewählte Top-Empfehlungen für dieses Produkt

Keine Ergebnisse gefunden. Bitte geben Sie einen anderen Begriff ein und versuchen Sie es erneut.

Alle anzeigen 1

	Typ	Titel		Datum
*	Data sheet	LMK5C33414AS1 Network Synchronizer With JED204B/JED204C and BAW VCO for Wireless Communications datasheet	PDF \| HTML	18 Dez 2023

Design und Entwicklung

Weitere Bedingungen oder erforderliche Ressourcen enthält gegebenenfalls die Detailseite, die Sie durch Klicken auf einen der unten stehenden Titel erreichen.

Designtool

CLOCK-PERFDATA-DESIGN — Clock performance data and register settings for clock generators, network synchronizers, jitter cleaners, and other clocking devices.

Configuration, raw phase noise data, noise plots, and register data for common use cases on clock generators, network synchronizers, jitter cleaners, and other clocking devices

Unterstützte Produkte und Hardware

Produkte

Netzwerk-Taktsynchronisierer

LMK5B33216 — Netzwerksynchronisierer mit 16 Ausgängen, drei DPLL und APLL, mit integriertem 2,5-GHz-Bulk-Acoustic

LMK5B33414 — Netzwerksynchronisierer mit 14 Ausgängen, drei DPLL und APLL, mit integriertem 2,5-GHz-Bulk-Acoustic

LMK5C33414AS1 — Netzwerk-Synchronisierer mit drei DPLL, drei APLL, vier Eingängen und 14 Ausgängen mit BAW VCO und I

LMK5C33414A — Netzwerk-Synchronisierer mit drei DPLL, drei APLL, vier Eingängen und 14 Ausgängen mit JESD204B/C un

LMK5C33216A — Netzwerk-Synchronisierer mit drei DPLL, drei APLL, zwei Eingängen und 16 Ausgängen mit JESD204B/C un

LMK5C33216AS1 — Netzwerk-Synchronisierer mit drei DPLL, drei APLL, zwei Eingängen und 16 Ausgängen mit BAW VCO und I

Software

Anwendungssoftware und Frameworks

TICSPRO-SW — Texas Instruments Clocks and Synthesizers (TICS) Pro Software

Download-Optionen

Simulationstool

PSPICE-FOR-TI — PSpice® für TI Design-und Simulationstool

PSpice® für TI ist eine Design- und Simulationsumgebung, welche Sie dabei unterstützt, die Funktionalität analoger Schaltungen zu evaluieren. Diese voll ausgestattete Design- und Simulationssuite verwendet eine analoge Analyse-Engine von Cadence®. PSpice für TI ist kostenlos erhältlich und (...)

Anfordern

Gehäuse	Pins	CAD-Symbole, Footprints und 3D-Modelle
VQFN (RGC)	64	Ultra Librarian

Es gelten die allgemeinen Geschäftsbedingungen von TI für Evaluierungsartikel.

LMK5C33414AS1

Netzwerk-Synchronisierer mit drei DPLL, drei APLL, vier Eingängen und 14 Ausgängen mit BAW VCO und I

LMK5C33414AS1

Produktdetails

Technische Dokumentation

Design und Entwicklung

CLOCK-PERFDATA-DESIGN — Clock performance data and register settings for clock generators, network synchronizers, jitter cleaners, and other clocking devices.

Unterstützte Produkte und Hardware

Produkte

Netzwerk-Taktsynchronisierer

Software

Anwendungssoftware und Frameworks

PSPICE-FOR-TI — PSpice® für TI Design-und Simulationstool

Bestellen & Qualität

Support und Schulungen

TI E2E™-Foren mit technischem Support von TI-Ingenieuren

Videoreihe

Videos

Download-Möglichkeiten

CLOCK-PERFDATA-DESIGN — Clock performance data and register settings for clock generators, network synchronizers, jitter cleaners, and other clocking devices.

Netzwerk-Taktsynchronisierer

Dokumentation

Versionsinformationen

Neuheiten