AFE7900
- データシート全体のご請求
- クワッド RF サンプリング 12GSPS 送信 DAC
- クワッド RF サンプリング 3GSPS 受信 ADC
- デュアル RF サンプリング 3GSPS フィードバック (補助 RX) ADC
- 最大 RF 信号帯域幅：
- 4TX または 2FB：1200MHz または 2TX：2400MHz
- RX)：1200MHz (FB なし)、600MHz (FB 付き)
- RF 周波数範囲：
- TX： 5MHz～ 7.4GHz
- RX/FB： 5MHz ～ 7.4GHz
- デジタル・ステップ・アッテネータ (DSA)：
- TX：40dB レンジ、0.125dB ステップ
- RX または FB：25dB レンジ、0.5dB ステップ
- TX と RX 向けにシングルバンドまたはデュアルバンド DUC または DDC を搭載
- TX または RX と FB に対応する 16 個の NCO
- DAC もしくは ADC クロック用の内部 PLL もしくは VCO、または DAC もしくは ADC サンプル・レートでの外部クロックを選択可能
- Sysref アライメント検出器
- SerDes データ・インターフェイス：
- JESD204B、JESD204C 適合
- 8 つの SerDes トランシーバ (最高 29.5Gbps)
- サブクラス 1 のマルチデバイス同期
- パッケージ：17mm × 17mm FCBGA、0.8mm ピッチ
AFE7900 は、高性能で広帯域幅のマルチチャネル・トランシーバで、4 つの RF サンプリング・トランスミッタ・チェーン、4 つの RF サンプリング・レシーバ・チェーン、2 つの RF サンプリング・フィードバック・チェーン (合計 6 つの RF サンプリング ADC) を統合しています。このデバイスは、最大 7.4GHz で動作するため、追加の周波数変換段を必要とせず、 L、S、C バンドの周波数範囲について直接 RF サンプリングが可能です。密度と柔軟性の向上により、多くのチャネル数を持つマルチミッション・システムが可能になります。
TX 信号パスは、4 個の TX で最大 1200MHz の信号帯域幅、または 2 個の TX で 2400MHz を実現する、補間およびデジタル・アップコンバージョン・オプションをサポートしています。DUC の出力は、2 次ナイキスト動作を拡張する混在モード出力方式で 12GSPS の DAC (D/A コンバータ) を駆動します。DAC 出力は、40dB レンジ、1dB アナログ・ステップ、0.125dB デジタル・ステップの可変ゲイン・アンプ (TX DSA) を内蔵しています。
各レシーバ・チェーンは、3GSPS の ADC (A/D コンバータ) に接続された 25dB レンジの DSA (デジタル・ステップ・アッテネータ) を備えています。各レシーバ・チャネルは、外部または内部の自律的な AGC (自動ゲイン制御) を補助するためのアナログ・ピーク電力検出器とさまざまなデジタル電力検出器、およびデバイスの信頼性を確保するための RF 過負荷検出器を備えています。柔軟なデシメーション・オプションによりデータ帯域幅を最適化でき、FB パスなしの 4 つの RX では最高 1200MHz、2 つの FB パス付き (それぞれ 1200MHz の帯域幅) では最高 600MHz が得られます。
SYSREF タイミング検出器を搭載しているため、デバイス・クロックを基準とした SYSREF 入力タイミングの最適化が可能です。
お客様が関心を持ちそうな類似品
比較対象デバイスと同等の機能で、ピン互換製品。
技術資料
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | AFE7900 12GSPS DAC と 3GSPS ADC 搭載、4T6R RF サンプリング AFE データシート (Rev. B 翻訳版) | PDF | HTML | 英語版 (Rev.B) | PDF | HTML | 2023/07/19 |
| アプリケーション・ノート | AFE79xx Linux Driver | PDF | HTML | 2026/07/30 | |||
| アプリケーション・ノート | AFE79xx Bringup Using HDL Module Without Microcontroller | PDF | HTML | 2025/08/14 | |||
| アプリケーション・ノート | AFE79XX as a Chirp Signal Generator | PDF | HTML | 2024/07/10 | |||
| アプリケーション・ノート | Debugging AFE7950 for Run Time and Post Bring-Up Failure | PDF | HTML | 2024/06/28 | |||
| ユーザー・ガイド | AFE79xx SPI Bringup Guide With Xilinx FPGAs (Rev. A) | PDF | HTML | 2024/05/05 | |||
| アプリケーション・ノート | AFE79xx as Single Chip Wideband Repeater Solution (Rev. A) | PDF | HTML | 2023/05/30 | |||
| アプリケーション・ノート | Determining Optimal Receive Buffer Delay in JESD204B and JESD204C Receivers | PDF | HTML | 2022/07/07 | |||
| アプリケーション・ノート | How to Achieve Frequency Hopping with the AFE79xx | 2020/07/02 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
AFE7900EVM — AFE7900 4 個の送信、6 個の受信、5MHz ～ 7400MHz、RF サンプリング AFE の評価基板
AFE7900 シリーズ評価基板 (EVM) は、最大で 4 個の送信チャネル、4 個の受信チャネル、および 2 個のフィードバック チャネル (4T4R+2FB) を同時サポートするように構成できる、フレキシブルRF サンプリング トランシーバのプラットフォームです。下に示した TI のパターン / キャプチャ カード ソリューション (別売りの TSW14J56EVM)搭載EVMインターフェイスや、多くの FPGA FMC 準拠の開発キット。
AFE79XX-HSC-DESIGN — AFE79xx family high-speed transceiver design & support files
TI204C-IP — Request for JESD204 rapid design IP
JESD204 rapid design IP (迅速設計知的財産) は、良好に動作する JESD204 システムを FPGA エンジニアが開発する際に、迅速な経路をたどれる設計を採用しています。この IP は、ダウンストリーム (下流) のデジタル処理と他のアプリケーション ロジックを、性能とタイミングに関する JESD204 プロトコルの重要な制約の大半から分離できるアーキテクチャを採用しています。この IP は、ファームウェア開発に費やす期間を短縮し、FPGA の統合を平易化できるように、設計者の皆様を支援します。
JESD204 rapid design IP は、TI の高速データ (...)
DATACONVERTERPRO-SW — 高速データ コンバータ向け Pro GUI インストーラー、v5.31
この高速データ コンバータ Pro GUIは、PC (Windows® XP/7/10 対応) 向けプログラムであり、TI の大半の高速データ コンバータである A/D コンバータ (ADC) や D/A コンバータ (DAC) と、アナログ フロント エンド (AFE) の各プラットフォームの評価を支援するために設計されました。DATACONVERTERPRO-SW は、データ キャプチャとパターン ジェネレータのカードである TSW14xxx シリーズ全体をサポートする設計を採用しており、時間ドメインと周波数ドメインの両方でデータ (...)
TIDA-010230 — レーダーと EW (電子戦) の各アプリケーション向け、マルチチャネル RF トランシーバ、低ノイズ クロック処理のリファレンス デザイン
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| FCBGA (ALK) | 400 | Ultra Librarian |
| FCBGA (ABJ) | 400 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。