AFE8092
- オクタル RF サンプリング 12GSPS 送信 DAC
- オクタル RF サンプリング 3GSPS 受信 ADC
- 最大 RF 信号帯域幅：
- TX/FB：800MHz
- (4 チャネル モードの場合 1200MHz)
- RX：600MHz
- TX/FB：800MHz
- RF 周波数範囲：最大 6GHz
- デジタル ステップ アッテネータ (DSA)：
- TX：40dB レンジ、1dB アナログ ステップ および 0.125dB デジタル ステップ
- RX/FB：31/25dB レンジ、1dB ステップ
- シングル DUC/DDC (チェーンごと)
- チェーンごとに装備した デュアル NCO による周波数の高速切り換え
- TX と RX の高速切り換えによる TDD 動作をサポート
- 内蔵 PLL/VCO により DAC/ADC クロックを生成
- 外部 CLK (オプション) による DAC または ADC レート生成
- SerDes データ インターフェイス：
- JESD204B、JESD204C
- 8 つの SerDes トランシーバ (最大 32.5Gbps)
- 8b/10b および 64b/66b エンコード
- 12 ビット、16 ビット、24 ビット、32 ビットの分解能
- サブクラス 1 のマルチデ バイス同期
- パッケージ：
- 17mm × 17mm FCBGA、0.8mm ピッチ
AFE8092 は高性能で広帯域のマルチチャネル トランシーバであり、8 つの RF サンプリング トランスミッタ チェーン、8 つの RF サンプリング レシーバ チェーン、およびサンプリング デジタイジング補助チェーン (フィードバック パス) のための 2 つの独立した RF フロントエンドを統合しています。トランスミッタおよびレシーバ チェーンのダイナミック レンジが広いので、無線基地局用の 3G、4G、5G 信号を生成および受信できます。また、帯域幅が広いため、AFE8092 デバイスはマルチバンド 4G および 5G 基地局に適しています。
各レシーバ チェーンは、3GSPS の ADC (A/D コンバータ) に接続された 31dB レンジの DSA (デジタル ステップ アッテネータ) を備えています。各レシーバ チャネルは、外部または内部の自律的な AGC (自動ゲイン制御) で使用するための、アナログのピーク電力検出器とデジタルのピークおよび電力検出器を持ち、デバイスの信頼性を確保するための RF 過負荷検出器も内蔵しています。デジタル ダウン コンバータ (DDC) により、最大 800MHz (8 チャネル モード) および最大 800MHz (4 チャネル モード) の結合信号帯域幅を実現。TDD モードでは、TDD RX (トラフィック レシーバ) と TDD FB (広帯域フィードバック レシーバ) が動的に切り替わるようにレシーバ チャネルを構成し、両方の目的で同じアナログ入力を再使用できます。
各トランスミッタ チェーンは、最大 800MHz の結合信号帯域幅 (4 チャネル モードの場合、最大 1200MHz) をサポートする DUC (デジタル アップ コンバータ) を備えています。DUC の出力は、2 次ナイキスト動作を拡張する混在モード出力方式で 12GSPS の DAC (D/A コンバータ) を駆動します。DAC 出力は、40dB レンジ、1dB アナログ ステップ、0.125dB デジタル ステップの可変ゲイン アンプ (TX DSA) を内蔵しています。
フィードバック パスは、3GSPS の RF サンプリング ADC を駆動する 25dB レンジの DSA を内蔵しています。この DSA はレシーバ チェーンと共有され、最大 800MHz の帯域幅 (4 チャネル モードの場合、最大 1200 MHz) を持つDDC が接続されています。
詳細リクエスト
商用ワイヤレス特化型 AFE8092 の詳細なデータシートや他の設計リソースをご確認ください。リクエストする
その他のさまざまなアプリケーションについては、TI の汎用 RF サンプリング AFE をご覧ください。
技術資料
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | AFE8092 フィードバック パス搭載、オクタル チャネル RF トランシーバ データシート (Rev. B 翻訳版) | PDF | HTML | 英語版 (Rev.B) | PDF | HTML | 2024/12/03 |
| アナログ デザイン ジャーナル | mMIMO と高精度のビームフォーミング テ クノロジーによる 5G ネットワークの可能性 の実現 | PDF | HTML | PDF | HTML | 2026/05/08 | ||
| アプリケーション・ノート | RF Sampling Resource Guide | PDF | HTML | 2024/03/05 | |||
| ユーザー・ガイド | Interfacing AFE7769DEVM With the Hitek Agilex eSOM7 FPGA | PDF | HTML | 2023/09/28 | |||
| アプリケーション・ノート | Correcting the External and Internal RF Droop for RF Rransmitters | PDF | HTML | 2023/08/18 | |||
| アプリケーション・ノート | Demystifying and Mitigating Power Supply Ripple and Noise Implication on AFE8092 (Rev. B) | PDF | HTML | 2021/11/16 | |||
| アプリケーション・ノート | Temp Profile to Maintain Optimum FIT Performance | 2019/07/23 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
HTK-3P-AGILEX-ESOM7 — HITEK Agilex eSOM7 with FMC+ connector to RF transceiver EVMs
The Hitek Systems eSOM7 interfaces with the AFE8092, AFE8030, AFE7952, and AFE7920 through an FPGA mezzanine card (FMC) connector. It provides a quick evaluation and prototyping platform for 5G wireless solutions based on Intel’s latest high-performance 10-nm Agilex F-Series FPGA.
TI204C-IP — Request for JESD204 rapid design IP
JESD204 rapid design IP (迅速設計知的財産) は、良好に動作する JESD204 システムを FPGA エンジニアが開発する際に、迅速な経路をたどれる設計を採用しています。この IP は、ダウンストリーム (下流) のデジタル処理と他のアプリケーション ロジックを、性能とタイミングに関する JESD204 プロトコルの重要な制約の大半から分離できるアーキテクチャを採用しています。この IP は、ファームウェア開発に費やす期間を短縮し、FPGA の統合を平易化できるように、設計者の皆様を支援します。
JESD204 rapid design IP は、TI の高速データ (...)
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| FCBGA (ABJ) | 400 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。