製品詳細

Resolution (Bits) 12 Number of DAC channels (#) 2, 1 Interface type DDR LVDS, Parallel LVDS Sample/update rate (MSPS) 3200, 6400 Features Ultra High Speed Rating Catalog Interpolation 1x Power consumption (Typ) (mW) 1400 SFDR (dB) 80 Architecture Current Source Operating temperature range (C) -40 to 85 Reference type Ext, Int
Resolution (Bits) 12 Number of DAC channels (#) 2, 1 Interface type DDR LVDS, Parallel LVDS Sample/update rate (MSPS) 3200, 6400 Features Ultra High Speed Rating Catalog Interpolation 1x Power consumption (Typ) (mW) 1400 SFDR (dB) 80 Architecture Current Source Operating temperature range (C) -40 to 85 Reference type Ext, Int
  • 12 ビット分解能
  • 最大入力および出力サンプル・レート:
    • シングル・チャネルで最大 6.4GSPS
    • デュアル・チャネルで最大 3.2GSPS
  • マルチナイキスト動作モード:
    • シングル・チャネル・モード:NRZ、RTZ、RF
    • デュアル・チャネル・モード:NRZ、RTZ、RF、2xRF
  • デバイス全体で低レイテンシ:6~8ns
  • 送信機能を低レイテンシ レシーバ ADC12DL3200 にマッチングさせる機能
    • DAC と ADC の合計レイテンシ < 15ns (FPGA を含まない)
  • パラレル DDR LVDS インターフェイス
    • タイミングを簡素化するソース同期インターフェイス:
    • 24 または 48 本の LVDS ペアで最大 1.6Gbps に対応
    • 12 ビット・バスごとに 1 つの LVDS DDR クロック
  • 出力周波数範囲:> 8GHz
  • フルスケール電流:21mA
  • クロックと同期の簡素化
    • SYSREF のウィンドウ処理により、セットアップ時間とホールド時間を簡素化
  • オンチップのダイレクト・デジタル・シンセサイザ(DDS)
    • シングルトーンと 2 トーンの正弦波生成
    • 32 x 32 ビット数値制御オシレータ
    • 高速周波数ホッピング機能 (500ns 未満)
    • 同期 CMOS 周波数 / 位相入力
  • fOUT = 4.703 GHz、6.4GSPS、RF モードで高性能を発揮
    • 出力電力:-3dBm
    • ノイズ・フロア (70MHz オフセット):-147dBc/Hz
    • SFDR:60dBc
  • 電源:1.0V、1.8V、-1.8V
  • 消費電力:1.49W (2 チャネル、RF モード、3.2GSPS)
  • パッケージ:256 ボール FCBGA (17 x 17mm、1mm ピッチ)
  • 12 ビット分解能
  • 最大入力および出力サンプル・レート:
    • シングル・チャネルで最大 6.4GSPS
    • デュアル・チャネルで最大 3.2GSPS
  • マルチナイキスト動作モード:
    • シングル・チャネル・モード:NRZ、RTZ、RF
    • デュアル・チャネル・モード:NRZ、RTZ、RF、2xRF
  • デバイス全体で低レイテンシ:6~8ns
  • 送信機能を低レイテンシ レシーバ ADC12DL3200 にマッチングさせる機能
    • DAC と ADC の合計レイテンシ < 15ns (FPGA を含まない)
  • パラレル DDR LVDS インターフェイス
    • タイミングを簡素化するソース同期インターフェイス:
    • 24 または 48 本の LVDS ペアで最大 1.6Gbps に対応
    • 12 ビット・バスごとに 1 つの LVDS DDR クロック
  • 出力周波数範囲:> 8GHz
  • フルスケール電流:21mA
  • クロックと同期の簡素化
    • SYSREF のウィンドウ処理により、セットアップ時間とホールド時間を簡素化
  • オンチップのダイレクト・デジタル・シンセサイザ(DDS)
    • シングルトーンと 2 トーンの正弦波生成
    • 32 x 32 ビット数値制御オシレータ
    • 高速周波数ホッピング機能 (500ns 未満)
    • 同期 CMOS 周波数 / 位相入力
  • fOUT = 4.703 GHz、6.4GSPS、RF モードで高性能を発揮
    • 出力電力:-3dBm
    • ノイズ・フロア (70MHz オフセット):-147dBc/Hz
    • SFDR:60dBc
  • 電源:1.0V、1.8V、-1.8V
  • 消費電力:1.49W (2 チャネル、RF モード、3.2GSPS)
  • パッケージ:256 ボール FCBGA (17 x 17mm、1mm ピッチ)

DAC12DL3200 は、超低レイテンシのデュアル・チャネル RF サンプリング D/A コンバータ (DAC) であり、デュアル・チャネル・モードで最大 3.2GSPS 、シングル・チャネル・モードで 6.4GSPS の入力 / 出力レートに対応します。この DAC は、2GHz を上回る信号帯域幅を送信することができ、マルチナイキスト出力モードを使用する場合はキャリア周波数が 8GHz に迫ります。高い出力周波数範囲により、 C バンド (8GHz) 以上での直接サンプリングが可能です。

DAC12DL3200 は、デュアル・チャネル・モードで I/Q ベースバンド DAC として使用できます。また、サンプリング・レートが高く出力周波数範囲が広い DAC12DL3200 は、任意波形生成 (AWG) と直接デジタル合成 (DDS) に対応しています。統合された DDS ブロックにより、シングルトーンと 2 トーン生成がチップ上で可能になります。

DAC12DL3200 は、最大 48 個の LVDS ペアと 4 個の DDR LVDS クロックで構成されるパラレル LVDS インターフェイスを採用しています。インターフェイスの同期にはストローブ信号を使用します。この信号は、最下位ビット (LSB) で送信することも、オプションとして専用のストローブ LVDS レーン上で送信することもできます。各 LVDS ペアは、最大 1.6Gbps に対応します。同期信号 (SYSREF) を使用したマルチデバイス同期をサポートしており、 JESD204B/C クロック供給デバイスとの互換性を確保しています。SYSREF ウィンドウ処理により、マルチデバイス・システムでの同期が簡単になります。

DAC12DL3200 は、超低レイテンシのデュアル・チャネル RF サンプリング D/A コンバータ (DAC) であり、デュアル・チャネル・モードで最大 3.2GSPS 、シングル・チャネル・モードで 6.4GSPS の入力 / 出力レートに対応します。この DAC は、2GHz を上回る信号帯域幅を送信することができ、マルチナイキスト出力モードを使用する場合はキャリア周波数が 8GHz に迫ります。高い出力周波数範囲により、 C バンド (8GHz) 以上での直接サンプリングが可能です。

DAC12DL3200 は、デュアル・チャネル・モードで I/Q ベースバンド DAC として使用できます。また、サンプリング・レートが高く出力周波数範囲が広い DAC12DL3200 は、任意波形生成 (AWG) と直接デジタル合成 (DDS) に対応しています。統合された DDS ブロックにより、シングルトーンと 2 トーン生成がチップ上で可能になります。

DAC12DL3200 は、最大 48 個の LVDS ペアと 4 個の DDR LVDS クロックで構成されるパラレル LVDS インターフェイスを採用しています。インターフェイスの同期にはストローブ信号を使用します。この信号は、最下位ビット (LSB) で送信することも、オプションとして専用のストローブ LVDS レーン上で送信することもできます。各 LVDS ペアは、最大 1.6Gbps に対応します。同期信号 (SYSREF) を使用したマルチデバイス同期をサポートしており、 JESD204B/C クロック供給デバイスとの互換性を確保しています。SYSREF ウィンドウ処理により、マルチデバイス・システムでの同期が簡単になります。

ダウンロード

お客様が関心を持ちそうな類似製品

open-in-new 製品の比較
比較対象デバイスと類似の機能。
DAC3162 アクティブ デュアルチャネル、12 ビット、500MSPS、D/A コンバータ (DAC) Same resolution, 500-MSPS sample rate, small, low latency, and low power

技術資料

star = TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
4 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート DAC12DL3200 低レイテンシ LVDS インターフェイス搭載、最大 6.4GSPS のシングルチャネル / 3.2GSPS デュアルチャネル 12 ビット D/A コンバータ (DAC) データシート (Rev. B 翻訳版) PDF | HTML 英語版をダウンロード (Rev.B) PDF | HTML 2022年 8月 15日
ユーザー・ガイド DAC12DL3200 Evaluation Module User's Guide (Rev. A) PDF | HTML 2022年 5月 23日
アプリケーション・ノート 高速データ変換 英語版をダウンロード 2009年 12月 11日
アプリケーション・ノート データ・コンバータのドリフトに関する設計者の必須知識: 最悪劣化度の構成要素を理解して仕様の条件を減らす 2009年 4月 22日

設計および開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

評価ボード

DAC12DL3200EVM — DAC12DL3200 12 ビット、デュアル 3.2GSPS / シングル 6.4GSPS、RF サンプリング DAC の評価基板

DAC12DL3200 評価基板 (EVM) は、DAC12DL3200 を評価するためのプラットフォームです。この製品は、待ち時間が非常に短いデュアルチャネル 12 ビット RF サンプリング D/A コンバータ (DAC) であり、デュアルチャネル・モードで最大 3.2GSPS、シングルチャネル・モードで最大 6.4GSPS のサンプリング・レートで動作します。

DAC12DL3200 は、2GHz を上回る信号帯域幅を送信することができ、複数のナイキスト出力モードを使用する場合はキャリア周波数が 8GHz に迫ります。DAC12DL3200EVM デバイスの入力データは、高速 LVDS (...)

TI.com で取り扱いなし
シミュレーション・モデル

DAC12DL3200 IBIS Model DAC12DL3200 IBIS Model

シミュレーション・ツール

PSPICE-FOR-TI TI Design / シミュレーション・ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI (...)
パッケージ ピン数 ダウンロード
(ACF) 256 オプションの表示
(ALJ) 256 オプションの表示

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL rating / リフローピーク温度
  • MTBF/FIT 推定値
  • 原材料組成
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス・デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ