LMH2832
- 2チャネルで独立に SPI制御されるDVGA
- 5V単一電源
- -3dB帯域幅: 1.1GHz (最大ゲイン)
- フラット帯域幅応答: 300MHz
- チャネル間ゲイン・マッチング: ±0.05dB
- チャネル間位相マッチング: ±0.1°
- ゲイン
- 30dB～–9dB
- 1dBステップ、±0.2dB
- 出力の3次インターセプト・ポイント(OIP3)
- 300MHzで43dBm
- 200MHzで51dBm
- ノイズ値(NF)
- 300MHzで6.5dB (最大ゲイン)、ZIN = 150Ω
- 可変消費電力
- チャネルごとに90mA～108mA
- パワーセービングおよびパワーダウン機能
- チャネルごとにIQ < 4.5 mA
- パワーダウン・ピンとSPIでプログラム可能
- 300MHzでの入力リターン・ロス
- 17dB (RS = 150Ω)
アプリケーション
- DOCSIS 3.1 CMTSアップストリーム直接サンプリング受信機
- CATVモデム信号スケーリング
- プログラマブル・ゲインのIFアンプ
- 汎用RF、IFゲイン・ステージ
- ADCドライバ
All trademarks are the property of their respective owners.
LMH2832は直線性が高い2チャネルのデジタル可変ゲイン・アンプ(DVGA)で、高速信号チェーンおよびデータ収集システム用です。LMH2832は高い帯域幅、低い歪み、低いノイズを実現するよう最適化されているため、2チャネル、14ビットのA/Dコンバータ(ADC)ドライバに理想的です。このデバイスは、1つの固定ゲイン・ブロックと、1つの可変アッテネータで構成され、合計ゲインは30dB、最大減衰は39dBです。ゲインの範囲は30dB～-9dBで、1dBステップで設定でき、ゲイン精度は±0.2dBです。入力インピーダンスは1:3Ωまたは1:2Ω比率のバランを使用して、それぞれ50Ωまたは75Ωに簡単にマッチングできます。LMH2832は汎用ADCを駆動するよう設計されており、ケーブル上データ・サービス・インターフェイス仕様(DOCSIS) 3.0の32直交振幅変調(QAM)キャリア、およびDOCSIS 3.1の広帯域直交周波数分割多重化(OFDM)システムの両方の要件も満たしています。LMH2832は非常に優れたNF (6.5dB)と直線性を持ち、DOCSISの仕様内で動作するよう設計されています。パワーダウン状態での静止電流はチャネルごとに5mA未満で、動作時の標準消費電流はチャネルごとに105mAです。
技術資料
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
2 をすべて表示
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | LMH2832 完全差動デュアル、1.1GHz、デジタル可変ゲイン・アンプ データシート (Rev. A 翻訳版) | PDF | HTML | 英語版 (Rev.A) | PDF | HTML | 2016/08/24 |
| e-Book（PDF） | The Signal - オペアンプ設計ブログ集 | PDF | HTML | 英語版 | PDF | HTML | 2018/03/23 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
評価ボード
LMH2832EVM-50 — LMH2832EVM-50 評価基板
LMH2832EVM-50 評価モジュール (EVM) は、40 ピン VQFN パッケージのデュアル LMH2832 デジタル制御可変ゲイン アンプ (DVGA) を評価するために使用されます。EVM を使用すると、50Ω 入力環境におけるすべてのゲイン設定において LMH2832 の機能と性能を簡単に実証できます。複数のオンボード コネクタを使用して、この評価基板 (EVM) を電源、信号源、USB、試験装置にすぐに接続することができます。
ユーザー ガイド:
PDF
在庫あり
制限：
??asset.out-of-stock-ti_ja_JP??
入手不可
評価基板 (EVM) 向けの GUI
SLOC338 — LMH2832 EVM GUI Setup
リファレンス・デザイン
TIDA-01378 — アップストリーム DOCSIS 3.1 アプリケーション向け広帯域レシーバのリファレンス デザイン
このリファレンス デザインは、LMH2832 デジタル制御可変ゲイン アンプ (DVGA) と ADS54J40 アナログ - デジタル コンバータ (ADC) を使用した広帯域レシーバ アプリケーション用のアナログ フロントエンド (AFE) 信号チェーンで構成されています。このデザインは主に、ケーブル モデム終端システム (CMTS) 用に指定されたアップストリーム DOCSIS 3.1 受信アプリケーションを対象としており、最大 196MHz のアップストリーム信号帯域幅をサポートしています。この回路は、DOCSIS 3.1 (...)
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| VQFN (RHA) | 40 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。