SN74LVC1G86
- –40℃ ～ +125℃で動作が規定
- 5V VCC 動作をサポート
- 最大 5.5V の入力電圧を許容
- VCC への降圧変換をサポート
- 3.3V、15pF 負荷で最大 tpd が 4ns
- 低消費電力、85°C での ICC の最大値 10µA
- 3.3V で ±24mA の出力駆動能力
- Ioff により部分的パワーダウン モード、バック ドライブ保護をサポート
- テキサス・インスツルメンツの NanoFree™ パッケージで供給
- JESD 78、Class II 準拠で 100mA 超のラッチアップ性能
SN74LVC1G86 デバイスは、ブール関数 Y = AB + A B を正論理で実行します。シングル 2 入力排他 OR ゲートは、1.65V ～ 5.5V VCC 動作用に設計されています。
入力が Low のときは、他方の入力がそのまま出力されます。入力が High のときは、他方の入力の信号が反転して出力されます。このデバイスは消費電力が小さく、3.3V と 15pF の容量性負荷では最大 tpd が 4ns になります。最大出力駆動は、4.5V では ±32mA、3.3V では ±24mA です。
このデバイスは、Ioff を使用する部分的パワーダウン アプリケーション用の動作が完全に規定されています。Ioff 回路が出力を無効にするため、電源切断時にデバイスに電流が逆流して損傷するのを防ぐことができます。
お客様が関心を持ちそうな類似品
比較対象デバイスと同等の機能で、ピン互換製品。
技術資料
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | SN74LVC1G86 シングル 2 入力排他 OR ゲート | PDF | HTML | PDF | HTML | 2026/08/13 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
5-8-LOGIC-EVM — 5 ～ 8 ピンの DCK、DCT、DCU、DRL、DBV の各パッケージをサポートする汎用ロジックの評価基板 (EVM)
LMK5B33216EVM — LMK5B33216 バルク弾性波発振器 (BAW VCO) 搭載、超低ジッタ、16 個の出力、3 個の DPLL/APLL (デジタル / アナログの各 PLL) ネットワーク シンクロナイザの評価
LMK5B33216 は、LMK5B33216 ネットワーク クロック ジェネレータ / シンクロナイザを開発するための評価基板 (EVM) です。この評価基板 (EVM) は、デバイスの評価、準拠試験、システムのプロトタイプ製作に使用できます。
LMK5B33216EVM は、3 個のアナログ PLL (APLL) と、ループ帯域幅がプログラマブルな 3 個のデジタル PLL (DPLL) を統合しています。この EVM は、上記のデバイスと、50Ω の試験装置のインターフェイスを確立するために、クロック入力、発振器入力、クロック出力用の SMA コネクタを複数搭載しています。オンボード (...)
LMK5B33414EVM — LMK5B33414 バルク弾性波発振器 (BAW VCO) 搭載、超低ジッタ、14 個の出力、3 個の DPLL/APLL (デジタル / アナログの各 PLL) ネットワーク シンクロナイザの評価
LMK5B33414 評価基板 (EVM) は、LMK5B33414 ネットワーク クロック ジェネレータ / シンクロナイザのデバイス評価、準拠試験、システム プロトタイピングに適したプラットフォームです。
LMK5B33414 は、3 個のアナログ PLL (APLL) と、ループ帯域幅がプログラマブルな 3 個のデジタル PLL (DPLL) を統合しています。この EVM は、上記のデバイスと、50Ω の試験装置のインターフェイスを確立するために、クロック入力、発振器入力、クロック出力用の SMA コネクタを複数搭載しています。オンボード TCXO (温度補償水晶発振器) (...)
TMAG5110-5111EVM — TMAG511x 高感度、2D、デュアルチャネル、ホール効果ラッチの評価基板
TMAG5110-5111EVM は、デュアル ホール ラッチを搭載したロータリー エンコーディング ボードです。これらのラッチは、直交型に対応する個別の回路 (TMAG5110)、または速度と方向に対応する個別の回路 (TMAG5111) という両方の実装を採用しています。2 個の異なる磁気素子と、2 箇所の磁気素子配置場所オプションを用意してあるので、極とピッチの独立性、および磁気素子の配置場所の独立性に関するデュアル ラッチの能力に注目することができます。
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| SOT-5X3 (DRL) | 5 | Ultra Librarian |
| SOT-23 (DBV) | 5 | Ultra Librarian |
| DSBGA (YZP) | 5 | Ultra Librarian |
| SOT-SC70 (DCK) | 5 | Ultra Librarian |