SN74LVC1G86

アクティブ

シングル、2 入力、1.65V ~ 5.5V XOR (排他 OR) ゲート

製品詳細

Technology family LVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 5.5 Number of channels 1 Inputs per channel 2 IOL (max) (mA) 32 Input type Standard CMOS IOH (max) (mA) -32 Output type Push-Pull Features Over-voltage tolerant Inputs, Partial power down (Ioff), Ultra high speed (tpd <5ns) Data rate (max) (Mbps) 100 Rating Catalog Operating temperature range (°C) -40 to 125
Technology family LVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 5.5 Number of channels 1 Inputs per channel 2 IOL (max) (mA) 32 Input type Standard CMOS IOH (max) (mA) -32 Output type Push-Pull Features Over-voltage tolerant Inputs, Partial power down (Ioff), Ultra high speed (tpd <5ns) Data rate (max) (Mbps) 100 Rating Catalog Operating temperature range (°C) -40 to 125
DSBGA (YZP) 5 2.1875 mm² 1.75 x 1.25 SOT-23 (DBV) 5 8.12 mm² 2.9 x 2.8 SOT-5X3 (DRL) 5 2.56 mm² 1.6 x 1.6 SOT-SC70 (DCK) 5 4.2 mm² 2 x 2.1
  • ESD Protection Exceeds JESD 22
    • 2000-V Human-Body Model (A114-A)
    • 1000-V Charged-Device Model (C101)
  • Qualified from –40°C to +125°C
  • Supports 5-V VCC Operation
  • Inputs Are Over Voltage Tolerant up to 5.5 V
  • Supports Down Translation to VCC
  • Maximum tpd of 4 ns at 3.3 V and 15-pF load
  • Low Power Consumption, 10-µA Maximum ICC At 85°C
  • ±24-mA Output Drive at 3.3 V
  • Ioff Supports Partial-Power-Down Mode, and Back-Drive Protection
  • Available in the Texas Instruments
    NanoFree™ Package
  • Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II
  • ESD Protection Exceeds JESD 22
    • 2000-V Human-Body Model (A114-A)
    • 1000-V Charged-Device Model (C101)
  • Qualified from –40°C to +125°C
  • Supports 5-V VCC Operation
  • Inputs Are Over Voltage Tolerant up to 5.5 V
  • Supports Down Translation to VCC
  • Maximum tpd of 4 ns at 3.3 V and 15-pF load
  • Low Power Consumption, 10-µA Maximum ICC At 85°C
  • ±24-mA Output Drive at 3.3 V
  • Ioff Supports Partial-Power-Down Mode, and Back-Drive Protection
  • Available in the Texas Instruments
    NanoFree™ Package
  • Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II

The SN74LVC1G86 device performs the Boolean function Y = AB + AB in positive logic. This single 2-input exclusive-OR gate is designed for 1.65-V to 5.5-V VCC operation.

If the input is low, the other input is reproduced in true form at the output. If the input is high, the signal on the other input is reproduced inverted at the output. This device has low power consumption with maximum tpd of 4 ns at 3.3 V and 15-pF capacitive load. The maximum output drive is ±32-mA at 4.5 V and ±24-mA at 3.3 V.

This device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs, preventing damaging current back flow through the device when it is powered down.

The SN74LVC1G86 device performs the Boolean function Y = AB + AB in positive logic. This single 2-input exclusive-OR gate is designed for 1.65-V to 5.5-V VCC operation.

If the input is low, the other input is reproduced in true form at the output. If the input is high, the signal on the other input is reproduced inverted at the output. This device has low power consumption with maximum tpd of 4 ns at 3.3 V and 15-pF capacitive load. The maximum output drive is ±32-mA at 4.5 V and ±24-mA at 3.3 V.

This device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs, preventing damaging current back flow through the device when it is powered down.

ダウンロード 字幕付きのビデオを表示 ビデオ

お客様が関心を持ちそうな類似品

open-in-new 代替品と比較
比較対象デバイスと同等の機能で、ピン互換製品
SN74AUC1G86 アクティブ シングル、2 入力、0.8V ~ 2.7V ハイスピード XOR (排他 OR) ゲート Smaller voltage range (0.8V to 2.7V), shorter average propagation delay (1.7ns)

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
28 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート SN74LVC1G86 Single 2-Input Exclusive-OR Gate データシート (Rev. Q) PDF | HTML 2017年 6月 22日
アプリケーション・ノート Implications of Slow or Floating CMOS Inputs (Rev. E) 2021年 7月 26日
セレクション・ガイド Little Logic Guide 2018 (Rev. G) 2018年 7月 6日
セレクション・ガイド Logic Guide (Rev. AB) 2017年 6月 12日
アプリケーション・ノート How to Select Little Logic (Rev. A) 2016年 7月 26日
アプリケーション・ノート Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
セレクション・ガイド ロジック・ガイド (Rev. AA 翻訳版) 最新英語版 (Rev.AB) 2014年 11月 6日
ユーザー・ガイド LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
製品概要 Design Summary for WCSP Little Logic (Rev. B) 2004年 11月 4日
アプリケーション・ノート Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
アプリケーション・ノート Selecting the Right Level Translation Solution (Rev. A) 2004年 6月 22日
ユーザー・ガイド Signal Switch Data Book (Rev. A) 2003年 11月 14日
アプリケーション・ノート Use of the CMOS Unbuffered Inverter in Oscillator Circuits 2003年 11月 6日
ユーザー・ガイド LVC and LV Low-Voltage CMOS Logic Data Book (Rev. B) 2002年 12月 18日
アプリケーション・ノート Texas Instruments Little Logic Application Report 2002年 11月 1日
アプリケーション・ノート TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
その他の技術資料 Standard Linear & Logic for PCs, Servers & Motherboards 2002年 6月 13日
アプリケーション・ノート 16-Bit Widebus Logic Families in 56-Ball, 0.65-mm Pitch Very Thin Fine-Pitch BGA (Rev. B) 2002年 5月 22日
アプリケーション・ノート Power-Up 3-State (PU3S) Circuits in TI Standard Logic Devices 2002年 5月 10日
その他の技術資料 STANDARD LINEAR AND LOGIC FOR DVD/VCD PLAYERS 2002年 3月 27日
アプリケーション・ノート Migration From 3.3-V To 2.5-V Power Supplies For Logic Devices 1997年 12月 1日
アプリケーション・ノート Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs (Rev. A) 1997年 8月 1日
アプリケーション・ノート CMOS Power Consumption and CPD Calculation (Rev. B) 1997年 6月 1日
アプリケーション・ノート LVC Characterization Information 1996年 12月 1日
アプリケーション・ノート Input and Output Characteristics of Digital Integrated Circuits 1996年 10月 1日
アプリケーション・ノート Live Insertion 1996年 10月 1日
設計ガイド Low-Voltage Logic (LVC) Designer's Guide 1996年 9月 1日
アプリケーション・ノート Understanding Advanced Bus-Interface Products Design Guide 1996年 5月 1日

設計および開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

5-8-LOGIC-EVM — 5 ~ 8 ピンの DCK、DCT、DCU、DRL、DBV の各パッケージをサポートする汎用ロジックの評価基板 (EVM)

5 ~ 8 ピンで DCK、DCT、DCU、DRL、DBV の各パッケージを使用する多様なデバイスをサポートできる設計のフレキシブルな評価基板です。
ユーザー ガイド: PDF
評価ボード

LMK5B33216EVM — LMK5B33216 バルク弾性波発振器 (BAW VCO) 搭載、超低ジッタ、16 個の出力、3 個の DPLL/APLL (デジタル / アナログの各 PLL) ネットワーク・シンクロナイザの評価

LMK5B33216 は、LMK5B33216 ネットワーク・クロック・ジェネレータ / シンクロナイザを開発するための評価基板 (EVM) です。この評価基板 (EVM) は、デバイスの評価、準拠試験、システムのプロトタイプ製作に使用できます。

LMK5B33216EVM は、3 個のアナログ PLL (APLL) と、ループ帯域幅がプログラマブルな 3 個のデジタル PLL (DPLL) を統合しています。この EVM は、上記のデバイスと、50Ω の試験装置のインターフェイスを確立するために、クロック入力、発振器入力、クロック出力向けの SMA コネクタを複数搭載しています。オンボード (...)

ユーザー ガイド: PDF | HTML
評価ボード

LMK5B33414EVM — LMK5B33414 バルク弾性波発振器 (BAW VCO) 搭載、14 個の出力、3 個の DPLL/APLL (デジタル / アナログの各 PLL) ネットワーク・シンクロナイザの評価基板

LMK5B33414 評価基板 (EVM) は、LMK5B33414 ネットワーク・クロック・ジェネレータ / シンクロナイザのデバイス評価、準拠試験、システム・プロトタイピングに適したプラットフォームです。

LMK5B33414 は、3 個のアナログ PLL (APLL) と、ループ帯域幅がプログラマブルな 3 個のデジタル PLL (DPLL) を統合しています。この評価基板 (EVM) は、上記のデバイスと、50Ω の試験装置のインターフェイスを確立するために、クロック入力、発振器入力、クロック出力向けの SMA (SubMiniature version A) (...)

ユーザー ガイド: PDF | HTML
評価ボード

TMAG5110-5111EVM — TMAG511x 高感度、2D、デュアルチャネル、ホール効果ラッチの評価基板

TMAG5110-5111EVM は、デュアル・ホール・ラッチを搭載したロータリー・エンコーディング・ボードです。これらのラッチは、直交型に対応する個別の回路 (TMAG5110)、または速度と方向に対応する個別の回路 (TMAG5111) という両方の実装を採用しています。2 個の異なる磁気素子と、2 箇所の磁気素子配置場所オプションを用意してあるので、極とピッチの独立性、および磁気素子の配置場所の独立性に関するデュアル・ラッチの能力に注目することができます。

ユーザー ガイド: PDF | HTML
シミュレーション・モデル

SN74LVC1G86 Behavioral SPICE Model

SCEM627.ZIP (7 KB) - PSpice Model
シミュレーション・モデル

SN74LVC1G86 IBIS Model (Rev. A)

SCEM186A.ZIP (45 KB) - IBIS Model
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
DSBGA (YZP) 5 Ultra Librarian
SOT-23 (DBV) 5 Ultra Librarian
SOT-5X3 (DRL) 5 Ultra Librarian
SOT-SC70 (DCK) 5 Ultra Librarian

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用原材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報:
  • ファブの拠点
  • 組み立てを実施した拠点

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ