ホーム クロックとタイミング クロック・バッファ
ホーム
クロックとタイミング
クロック・バッファ

TLC2932

新規設計での使用を推奨しません

フェーズ・ロック・ループ

ご注文はこちら
データシート

TLC2932

新規設計での使用を推奨しません
データシート ご注文はこちら

製品詳細

Function Zero-delay Operating temperature range (°C) to Rating Catalog
Function Zero-delay Operating temperature range (°C) to Rating Catalog
TSSOP (PW) 14 32 mm² 5 x 6.4
  • Voltage-Controlled Oscillator (VCO) Section:
    • Complete Oscillator Using Only One
      External Bias Resistor (RBIAS)
    • Lock Frequency:
      22 MHz to 50 MHz (VDD = 5 V ±5%,
      TA = -20°C to 75°C, ×1 Output)
      11 MHz to 25 MHz (VDD = 5 V ±5%,
      TA = -20°C to 75°C, ×1/2 Output)
    • Output Frequency...×1 and ×1/2
      Selectable
  • Phase-Frequency Detector (PFD) Section Includes a High-Speed Edge-Triggered Detector With Internal Charge Pump
  • Independent VCO, PFD Power-Down Mode
  • Thin Small-Outline Package (14 terminal)
  • CMOS Technology
  • Typical Applications:
    • Frequency Synthesis
    • Modulation/Demodulation
    • Fractional Frequency Division
  • Application Report Available
  • CMOS Input Logic Level

TLC2932 Phase-Locked-Loop Building Block With Analog Voltage-Controlled Oscillator and Phase Frequency Detector (SLAA011).
  • Voltage-Controlled Oscillator (VCO) Section:
    • Complete Oscillator Using Only One
      External Bias Resistor (RBIAS)
    • Lock Frequency:
      22 MHz to 50 MHz (VDD = 5 V ±5%,
      TA = -20°C to 75°C, ×1 Output)
      11 MHz to 25 MHz (VDD = 5 V ±5%,
      TA = -20°C to 75°C, ×1/2 Output)
    • Output Frequency...×1 and ×1/2
      Selectable
  • Phase-Frequency Detector (PFD) Section Includes a High-Speed Edge-Triggered Detector With Internal Charge Pump
  • Independent VCO, PFD Power-Down Mode
  • Thin Small-Outline Package (14 terminal)
  • CMOS Technology
  • Typical Applications:
    • Frequency Synthesis
    • Modulation/Demodulation
    • Fractional Frequency Division
  • Application Report Available
  • CMOS Input Logic Level

TLC2932 Phase-Locked-Loop Building Block With Analog Voltage-Controlled Oscillator and Phase Frequency Detector (SLAA011).

The TLC2932I is designed for phase-locked-loop (PLL) systems and is composed of a voltage-controlled oscillator (VCO) and an edge-triggered-type phase frequency detector (PFD). The oscillation frequency range of the VCO is set by an external bias resistor (RBIAS). The VCO has a 1/2 frequency divider at the output stage. The high-speed PFD with internal charge pump detects the phase difference between the reference frequency input and signal frequency input from the external counter. Both the VCO and the PFD have inhibit functions, which can be used as a power-down mode. The TLC2932I is suitable for use as a high-performance PLL due to the high speed and stable oscillation capability of the device.

The TLC2932I is designed for phase-locked-loop (PLL) systems and is composed of a voltage-controlled oscillator (VCO) and an edge-triggered-type phase frequency detector (PFD). The oscillation frequency range of the VCO is set by an external bias resistor (RBIAS). The VCO has a 1/2 frequency divider at the output stage. The high-speed PFD with internal charge pump detects the phase difference between the reference frequency input and signal frequency input from the external counter. Both the VCO and the PFD have inhibit functions, which can be used as a power-down mode. The TLC2932I is suitable for use as a high-performance PLL due to the high speed and stable oscillation capability of the device.
open-in-new その他の クロック・バッファ を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
3 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート High-Performance Phase-Locked Loop データシート (Rev. E) 1997年 5月 12日
ユーザー・ガイド TLC2932 Evaluation Module Technical Reference (Rev. A) 1997年 10月 2日
アプリケーション・ノート TLC2932 PLL Building Block w/ Analog Voltage-Controlled Oscillator (Rev. B) 1997年 9月 18日

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI (...)
リクエスト
パッケージ ピン数 ダウンロード
TSSOP (PW) 14 オプションの表示
TI の評価品に関する標準契約約款が適用されます。

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 材質成分
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報：
  • ファブの拠点
  • 組み立てを実施した拠点

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ