クロック バッファ
クロック バッファを使用してクロック ツリーの設計を簡略化
カテゴリ別の参照
超低付加ジッタ、低出力スキューを特長とする TI のクロック バッファ製品ラインアップは、広い温度範囲にわたって動作し、性能およびコスト重視の産業用、車載、宇宙アプリケーションに最適です。サポートされている業界標準の出力フォーマットには、低電圧相補型金属酸化膜半導体、低電圧差動信号伝送、低電圧正エミッタ結合ロジック、電流モード ロジック、高速電流ステアリング ロジック (HCSL)、低消費電力 HCSL などがあり、データ センターやエンタープライズ コンピューティングといったペリフェラル コンポーネント インターコネクト エクスプレス 6.0 のアプリケーションで最大 20 の出力を供給できます。
バッファ タイプ別に選択
シングルエンド バッファ
差動バッファ
コンフィギュラブル バッファ
アプリケーション別の選択
PCIe バッファ
車載バッファ
宇宙用バッファ
クロック バッファ ソリューションを選択する利点
業界最小クラスの追加ジッタ
PCIe Gen 6 準拠ソリューションに対応できる、追加ジッタがわずか 3fs (フェムト秒) という業界最小クラスのクロック バッファで構成された製品ラインアップを採用すると、システムのノイズ フロアを低減できます。
ワンストップ ショップ
シングルエンドのファンアウト バッファからユニバーサル マルチプレクス バッファに至るまで、TI の製品ラインアップは多様な製品を取り揃えており、クロック バッファのニーズ全般を 1 箇所で検索できます。
直接置換可能なパッケージを採用したソリューション
既存のクロック バッファフォトカプラに代わるピン互換の高性能代替品は、複数の業界標準パッケージに封止済みであり、最適な製品を選定すると、設計の作り込みプロセスを簡素化できます。
技術リソース
The Importance of Clocks in Data Centers
Clocking for PCIe Applications
RC19XXX, 9QXL2001X vs. LMKDB1XXX, CDCDB2000 Drop-In Replacement Guide.
主なアプリケーションの概要
高性能な PCIe 準拠クロックでデータセンターを強化
TI のバッファファミリは、付加的ジッタと伝搬遅延が小さいので、AI (人工知能) とクラウドコンピューティングの需要の高まりを踏まえ、信頼性と性能に関する基準を定めています。
利点：
- 各種サーバーアプリケーションに適したパフォーマンス。
- ペリフェラル コンポーネント インターコネクト (PCIe) 1.0 ～ 6.0 に準拠したファンアウトバッファで、2 ～ 20 の出力をサポート。
- 85Ω と 100Ω の出力インピーダンスを内蔵しており、あらゆるパワーアップシーケンスをサポートしています。
主なリソース
- LMKDB1120EVM – LMKDB1120 PCIe Gen 1 ～ Gen 6 向け、20 出力、クロック バッファの評価基板
- LMKDB1108EVM – LMKDB1108 PCIe Gen 1 ～ Gen 6 向け、8 出力、クロック バッファの評価基板
- LMKDB1202EVM – LMKDB1202 評価基板
- The Importance of Clocks in Data Centers – ホワイト・ペーパー
- Clocking for PCIe Applications – アプリケーション・ノート
- PSPICE-FOR-TI – TI Design / シミュレーション ツール向け PSpice®
- PLLATINUMSIM-SW – テキサス・インスツルメンツ PLLatinum シミュレータ ツール
- TICSPRO-SW – テキサス インスツルメンツのクロックおよびシンセサイザ (TICS) プロ ソフトウェア
TI の高性能差動シングルエンド・ファンアウト・バッファと PCIe 6.0 ファンアウト・バッファを使用することにより、スイッチ、ルータ、光ネットワーク、および高度なワイヤレスインフラの付加的ジッタを最小限に抑えます。
TI のクロックバッファ IC は、有線/無線通信、ブロードバンド固定回線アクセス、インフラの各ニーズに対応します。高速データ整合性のため、追加ジッタを最小限に抑え、PCIe 6.0 仕様への準拠など、LVCMOS、LVDS、LVPECL、HCSL、LP-HCSL の各出力フォーマットをサポートしています。
利点：
- 1.8VCC で動作し、電力効率を最大化するとともに、信頼性の高い性能を保証し、システム設計を簡素化します。
- 複数の通信プラットフォーム間での柔軟な信号分配を可能にします。
- 高精度のタイミングと信頼性の高いシグナルインテグリティを実現します。
主なリソース
- LMK1D1208 – 8 チャネル出力、LVDS、1.8V、2.5V、3.3V バッファ
- CDCLVP1212 – 低ジッタ、2 入力選択可能、1:12、ユニバーサル入力 LVPECL 出力バッファ
- LMK1C1104 – 4 チャネル出力、LVCMOS 1.8V バッファ
- LMK1D1208EVM – LMK1D1208 低ジッタ、2:8、LVDS ファンアウト バッファの評価基板
- LMK1C1104EVM – LMK1C1104 低ジッタ 1:4 LVCMOS ファンアウト バッファ評価基板
- CLOCK-TREE-ARCHITECT – Clock tree architect プログラミング ソフトウェア
- PSPICE-FOR-TI – TI Design / シミュレーション ツール向け PSpice®
TI の放射線強化かつ高信頼性のアナログ製品と組み込みプロセッシング製品、さらに各種リソースを活用すれば、宇宙グレードの認証を迅速に取得可能
宇宙と地球低軌道 (LEO) のミッションに適した TI の放射線強化クロックバッファリング製品とクロックディストリビューション製品は、ミッションクリティカルな設計要件を満たすのに役立ちます。
利点：
- 超低追加ジッタと低ノイズフロアにより、チャネル数の多い電子スキャンフェーズドアレイにおけるクロック信号の劣化を最小限に抑えます。
- 最大 12.8GHz のクロックレートでデータコンバータを同期させるための Joint Electron Device Engineering Council の JESD204 システムリファレンスサポート。
- チャネル間スキューとスキュードリフトが小さいため、クロックレシーバ間の位相誤差が最小化されます。
主なリソース
- LMX1860-SEP – Radiation-tolerant, 300MHz to 15GHz, 1:4 RF buffer with SYSREF support (JESD204B/C) and FPGA clock
- CDCLVP111-SP – Radiation-hardened, QML-V, 1:10 high speed clock buffer with selectable input clock driver
- Radiation Handbook for Electronics (Rev. A) – e-Book（PDF）
- –
LVCMOS と PCIe に準拠した TI のバッファを使用して、必要なクロック部品総数を減らし、ADAS と IVI のシステムを簡素化
単一のチップ上のシステム全体でシグナルインテグリティを維持することが優先事項の 1 つである場合、TI のバッファファミリにより、ドメイン コントローラ、コックピット、レーダー システムを最適化可能。
利点：
- 先進運転支援システム (ADAS) と車載インフォテインメント (IVI) ドメインの各領域に適した出力形式。
- レベル変換機能。
- 2 ～ 20 出力をサポートする、PCIe 1.0 ～ 6.0 準拠、ファンアウトバッファ。
主なリソース
- LMK00804B-Q1 – 車載、1.5V ～ 3.3V、1 ～ 4 高性能 LVCMOS ファンアウト バッファとレベル シフタ
- LMK00804B-Q1EVM – 4 出力、低ジッタ、差動 /LVCMOS 入力、LVCMOS ファンアウト バッファの評価ボード
- Clocking for PCIe Applications – アプリケーション・ノート