홈 데이터 컨버터 아날로그-디지털 컨버터(ADC) 고속 ADC(≥10 MSPS)
홈
데이터 컨버터
아날로그-디지털 컨버터(ADC)
고속 ADC(≥10 MSPS)
신규

ADC32RF72

활성

듀얼 채널, 16비트, 1.5GSPS, 초저 NSD(잡음 스펙트럼 밀도) RF 샘플링 리시버

지금 주문
데이터 시트

ADC32RF72

활성
데이터 시트 지금 주문

제품 상세 정보

Sample rate (max) (Msps) 1500 Resolution (Bits) 16 Number of input channels 2 Interface type JESD204B, JESD204C Analog input BW (MHz) 1800 Features Bypass Mode, Decimating Filter, Differential Inputs, High Dynamic Range, High Performance, Internal Reference, Low power Rating Catalog Peak-to-peak input voltage range (V) 1.4 Power consumption (typ) (mW) 3100 SNR (dB) 72.1 ENOB (Bits) 11.8 SFDR (dB) 68 Operating temperature range (°C) to Input buffer Yes
Sample rate (max) (Msps) 1500 Resolution (Bits) 16 Number of input channels 2 Interface type JESD204B, JESD204C Analog input BW (MHz) 1800 Features Bypass Mode, Decimating Filter, Differential Inputs, High Dynamic Range, High Performance, Internal Reference, Low power Rating Catalog Peak-to-peak input voltage range (V) 1.4 Power consumption (typ) (mW) 3100 SNR (dB) 72.1 ENOB (Bits) 11.8 SFDR (dB) 68 Operating temperature range (°C) to Input buffer Yes
FCCSP (ANH) 289 190.44 mm² 13.8 x 13.8
  • 16-bit, dual channel 1.5GSPS ADC
  • Noise spectral density: -163.7dBFS/Hz
  • Thermal Noise: 75.6dBFS
  • Noise figure: 14.4dB
  • Single core (non-interleaved) ADC architecture
  • Aperture jitter: 40fs
  • Buffered analog inputs
  • Input fullscale: 1.44Vpp (4.1dBm)
  • Full power input bandwidth (-3dB): 1.8GHz
  • Ultra-low close-in residual phase noise:
    • −140dBc/Hz at 10kHz offset at 1GHz
  • Spectral performance (fIN = 1GHz, -1dBFS):
    • SNRflat: 72.1dBFS
    • HD2,3: 68dBc
    • Non HD2,3: 93dBFS
  • 192-tap/ch programmable FIR equalizer filter
  • 12-bit Fractional delay filter
  • Digital down-converters (DDCs)
    • Up to 8 DDC
    • Complex output: /2, /3, /4, /5 to /32768 decimation
    • 48-bit NCO phase coherent frequency hopping
    • Fast frequency hopping: < 1µs
  • JESD204B/C serial data interface
    • Maximum lane rate: 24.75Gbps
  • Code error rate (CER): 1E-15 errors/sample
  • Power consumption: 1.5W/channel (1.5GSPS)
  • 16-bit, dual channel 1.5GSPS ADC
  • Noise spectral density: -163.7dBFS/Hz
  • Thermal Noise: 75.6dBFS
  • Noise figure: 14.4dB
  • Single core (non-interleaved) ADC architecture
  • Aperture jitter: 40fs
  • Buffered analog inputs
  • Input fullscale: 1.44Vpp (4.1dBm)
  • Full power input bandwidth (-3dB): 1.8GHz
  • Ultra-low close-in residual phase noise:
    • −140dBc/Hz at 10kHz offset at 1GHz
  • Spectral performance (fIN = 1GHz, -1dBFS):
    • SNRflat: 72.1dBFS
    • HD2,3: 68dBc
    • Non HD2,3: 93dBFS
  • 192-tap/ch programmable FIR equalizer filter
  • 12-bit Fractional delay filter
  • Digital down-converters (DDCs)
    • Up to 8 DDC
    • Complex output: /2, /3, /4, /5 to /32768 decimation
    • 48-bit NCO phase coherent frequency hopping
    • Fast frequency hopping: < 1µs
  • JESD204B/C serial data interface
    • Maximum lane rate: 24.75Gbps
  • Code error rate (CER): 1E-15 errors/sample
  • Power consumption: 1.5W/channel (1.5GSPS)

The ADC32RF72 is a 16-bit, 1.5GSPS (non-interleaved), dual channel analog to digital converter (ADC). The device is designed for the highest signal-to-noise ratio (SNR) and delivers a noise spectral density of −163.7dBFS/Hz. Using internal averaging modes, the NSD can be improved to as low as -166.2dBFS/Hz. The buffered analog inputs support a programmable internal termination impedance of 50, 100, 200Ω with a full power input bandwidth of 1.8GHz (−3dB). The device lets the user select one input from IN1/2/3 in addition to IN0.

The device includes several digital processing features such as a 192-tap/ch programmable FIR filter for equalization, a 12-bit fractional delay filter as well as multiple digital down converters (DDCs). There are eight DDCs supporting decimation factors of /2, /3 and /5 up to /32768. The 48-bit NCOs support phase coherent frequency hopping.

The ADC32RF72 supports the JESD204B/C serial data interface with interface rates up to 24.75Gbps. The power efficient ADC architecture consumes 1.5W/ch at 1.5GSPS and provides power scaling with lower sampling rates.

The ADC32RF72 is a 16-bit, 1.5GSPS (non-interleaved), dual channel analog to digital converter (ADC). The device is designed for the highest signal-to-noise ratio (SNR) and delivers a noise spectral density of −163.7dBFS/Hz. Using internal averaging modes, the NSD can be improved to as low as -166.2dBFS/Hz. The buffered analog inputs support a programmable internal termination impedance of 50, 100, 200Ω with a full power input bandwidth of 1.8GHz (−3dB). The device lets the user select one input from IN1/2/3 in addition to IN0.

The device includes several digital processing features such as a 192-tap/ch programmable FIR filter for equalization, a 12-bit fractional delay filter as well as multiple digital down converters (DDCs). There are eight DDCs supporting decimation factors of /2, /3 and /5 up to /32768. The 48-bit NCOs support phase coherent frequency hopping.

The ADC32RF72 supports the JESD204B/C serial data interface with interface rates up to 24.75Gbps. The power efficient ADC architecture consumes 1.5W/ch at 1.5GSPS and provides power scaling with lower sampling rates.
filter 기타 고속 ADC(≥10 MSPS) 찾기
다운로드 스크립트와 함께 비디오 보기 동영상

기술 자료

star =TI에서 선정한 이 제품의 인기 문서
검색된 결과가 없습니다. 검색어를 지우고 다시 시도하십시오.
4개 모두 보기
유형 직함 날짜
* Data sheet ADC32RF72 Dual Channel 1.5GSPS 16-bit RF Sampling ADC datasheet PDF | HTML 2025/11/20
Analog Design Journal 고속 컨버터의 나이퀴스트 홀 주변 샘플 링 PDF | HTML 2025/05/23
Application note Comparing Active vs. Passive High-Speed/RF A/D Converter Front Ends PDF | HTML 2025/03/28
Application note Evaluating High-Speed, RF ADC Converter Front-end Architectures PDF | HTML 2025/03/26

설계 및 개발

추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.

평가 보드

ADC34RF72EVM — ADC3xRF72 평가 모듈

ADC3xRF72EVM은 고속 ADC(아날로그-디지털 컨버터)인 ADC34RF7x 제품군을 평가하기 위해 설계된 평가 모듈(EVM)입니다. ADC3xRF72EVM에는 ADC3xRF72가 장착되어 있습니다. ADC3xRF72는 JESD 인터페이스를 갖춘 16비트 쿼드 채널 ADC로, 최대 1.5GSPS의 샘플 레이트로 작동할 수 있습니다. ADC3xRF72EVM를 사용하여 모든 장치 속도 등급과 채널 수를 평가할 수 있습니다.
사용 설명서: PDF | HTML
TI.com에서 구매 불가
시뮬레이션 툴

PSPICE-FOR-TI — TI 설계 및 시뮬레이션 툴용 PSpice®

TI용 PSpice®는 아날로그 회로의 기능을 평가하는 데 사용되는 설계 및 시뮬레이션 환경입니다. 완전한 기능을 갖춘 이 설계 및 시뮬레이션 제품군은 Cadence®의 아날로그 분석 엔진을 사용합니다. 무료로 제공되는 TI용 PSpice에는 아날로그 및 전력 포트폴리오뿐 아니라 아날로그 행동 모델에 이르기까지 업계에서 가장 방대한 모델 라이브러리 중 하나가 포함되어 있습니다.

TI 설계 및 시뮬레이션 환경용 PSpice는 기본 제공 라이브러리를 이용해 복잡한 혼합 신호 설계를 시뮬레이션할 수 있습니다. 레이아웃 및 제작에 착수하기 (...)
요청
패키지 핀 CAD 기호, 풋프린트 및 3D 모델
FCCSP (ANH) 289 Ultra Librarian
TI의 평가 항목에 대한 표준 약관이 적용됩니다.

주문 및 품질

포함된 정보:
  • RoHS
  • REACH
  • 디바이스 마킹
  • 납 마감/볼 재질
  • MSL 등급/피크 리플로우
  • MTBF/FIT 예측
  • 물질 성분
  • 인증 요약
  • 지속적인 신뢰성 모니터링
포함된 정보:
  • 팹 위치
  • 조립 위치

권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.

지원 및 교육

TI 엔지니어의 기술 지원을 받을 수 있는 TI E2E™ 포럼

포럼 주제 모두 보기(영문)

콘텐츠는 TI 및 커뮤니티 기고자에 의해 "있는 그대로" 제공되며 TI의 사양으로 간주되지 않습니다. 사용 약관을 참조하십시오.

품질, 패키징, TI에서 주문하는 데 대한 질문이 있다면 TI 지원을 방문하세요. ​​​​​​​​​​​​​​

동영상