홈 로직 및 전압 변환 로직 게이트 NAND 게이트
홈
로직 및 전압 변환
로직 게이트
NAND 게이트

SN74LVC1G10

활성

단일 3입력, 1.65V~5.5V NAND 게이트

지금 주문
데이터 시트

SN74LVC1G10

활성
데이터 시트 지금 주문

제품 상세 정보

Technology family LVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 5.5 Number of channels 1 Inputs per channel 3 IOL (max) (mA) 32 IOH (max) (mA) -32 Input type Standard CMOS Output type Push-Pull Features Over-voltage tolerant inputs, Partial power down (Ioff), Ultra high speed (tpd <5ns) Data rate (max) (Mbps) 100 Rating Catalog Operating temperature range (°C) -40 to 125
Technology family LVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 5.5 Number of channels 1 Inputs per channel 3 IOL (max) (mA) 32 IOH (max) (mA) -32 Input type Standard CMOS Output type Push-Pull Features Over-voltage tolerant inputs, Partial power down (Ioff), Ultra high speed (tpd <5ns) Data rate (max) (Mbps) 100 Rating Catalog Operating temperature range (°C) -40 to 125
DSBGA (YZP) 6 2.1875 mm² 1.75 x 1.25 SOT-23 (DBV) 6 8.12 mm² 2.9 x 2.8 SOT-SC70 (DCK) 6 4.2 mm² 2 x 2.1 USON (DRY) 6 1.45 mm² 1.45 x 1 X2SON (DSF) 6 1 mm² 1 x 1
  • Available in the Texas Instruments NanoFree Package
  • Supports 5-V VCC Operation
  • Inputs Accept Voltages to 5.5 V
  • Provides Down Translation to VCC
  • Max tpd of 3.8 ns at 3.3 V
  • Low Power Consumption, 10-μA Max ICC
  • ±24-mA Output Drive at 3.3 V
  • Ioff Supports Live Insertion, Partial-Power-Down Mode, and Back Drive Protection
  • Latch-Up Performance Exceeds 100 mA per JESD 78, Class II
  • ESD Protection Exceeds JESD 22
    • 2000-V Human-Body Model (A114-A)
    • 200-V Machine Model (A115-A)
    • 1000-V Charged Device Model (C101)
  • Available in the Texas Instruments NanoFree Package
  • Supports 5-V VCC Operation
  • Inputs Accept Voltages to 5.5 V
  • Provides Down Translation to VCC
  • Max tpd of 3.8 ns at 3.3 V
  • Low Power Consumption, 10-μA Max ICC
  • ±24-mA Output Drive at 3.3 V
  • Ioff Supports Live Insertion, Partial-Power-Down Mode, and Back Drive Protection
  • Latch-Up Performance Exceeds 100 mA per JESD 78, Class II
  • ESD Protection Exceeds JESD 22
    • 2000-V Human-Body Model (A114-A)
    • 200-V Machine Model (A115-A)
    • 1000-V Charged Device Model (C101)

The SN74LVC1G10 performs the Boolean function Y = A • B • C or Y = A + B + C in positive logic.

NanoFree™ package technology is a major breakthrough in IC packaging concepts, using the die as the package.

This device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs, preventing damaging current backflow through the device when it is powered down.

The SN74LVC1G10 performs the Boolean function Y = A • B • C or Y = A + B + C in positive logic.

NanoFree™ package technology is a major breakthrough in IC packaging concepts, using the die as the package.

This device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs, preventing damaging current backflow through the device when it is powered down.
filter 기타 NAND 게이트 찾기
다운로드 스크립트와 함께 비디오 보기 동영상

관심 가지실만한 유사 제품

open-in-new 대안 비교
비교 대상 장치와 동일한 기능을 지원하는 핀 대 핀
SN74AUP1G00 활성 단일 1입력, 0.8V~3.6V 저전력 NAND 게이트 Smaller voltage range (0.8V to 3.6V), longer average propagation delay (8ns), lower average drive strength (4mA)

기술 자료

star =TI에서 선정한 이 제품의 인기 문서
검색된 결과가 없습니다. 검색어를 지우고 다시 시도하십시오.
29개 모두 보기
유형 직함 날짜
* Data sheet SN74LVC1G10 datasheet (Rev. E) 2012/01/11
Application brief MSPM0-Based Medical Alarm Design PDF | HTML 2023/04/26
Application note Implications of Slow or Floating CMOS Inputs (Rev. E) 2021/07/26
Selection guide Little Logic Guide 2018 (Rev. G) 2018/07/06
Selection guide Logic Guide (Rev. AB) 2017/06/12
Application note How to Select Little Logic (Rev. A) 2016/07/26
Application note Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015/12/02
User guide LOGIC Pocket Data Book (Rev. B) 2007/01/16
Product overview Design Summary for WCSP Little Logic (Rev. B) 2004/11/04
Application note Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004/07/08
Application note Selecting the Right Level Translation Solution (Rev. A) 2004/06/22
User guide Signal Switch Data Book (Rev. A) 2003/11/14
Application note Use of the CMOS Unbuffered Inverter in Oscillator Circuits 2003/11/06
User guide LVC and LV Low-Voltage CMOS Logic Data Book (Rev. B) 2002/12/18
Application note Texas Instruments Little Logic Application Report 2002/11/01
Application note TI IBIS File Creation, Validation, and Distribution Processes 2002/08/29
More literature Standard Linear & Logic for PCs, Servers & Motherboards 2002/06/13
Application note 16-Bit Widebus Logic Families in 56-Ball, 0.65-mm Pitch Very Thin Fine-Pitch BGA (Rev. B) 2002/05/22
Application note Power-Up 3-State (PU3S) Circuits in TI Standard Logic Devices 2002/05/10
More literature STANDARD LINEAR AND LOGIC FOR DVD/VCD PLAYERS 2002/03/27
Application note Migration From 3.3-V To 2.5-V Power Supplies For Logic Devices 1997/12/01
Application note Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs (Rev. A) 1997/08/01
Application note CMOS Power Consumption and CPD Calculation (Rev. B) 1997/06/01
Application note LVC Characterization Information 1996/12/01
Application note Input and Output Characteristics of Digital Integrated Circuits 1996/10/01
Application note Live Insertion 1996/10/01
Design guide Low-Voltage Logic (LVC) Designer's Guide 1996/09/01
Application note Understanding Advanced Bus-Interface Products Design Guide 1996/05/01
Selection guide Logic Guide (Rev. AC) PDF | HTML 1994/06/01

설계 및 개발

추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.

평가 보드

5-8-LOGIC-EVM — 5핀~8핀 DCK, DCT, DCU, DRL 및 DBV 패키지용 일반 논리 평가 모듈

5~8핀 수의 DCK, DCT, DCU, DRL 또는 DBV 패키지가 있는 모든 디바이스를 지원하도록 설계된 유연한 EVM.
사용 설명서: PDF
TI.com에서 구매 불가
시뮬레이션 모델

SN74LVC1G10 Behavioral SPICE Model

SCEM641.ZIP (8 KB) - PSpice Model
다운로드
시뮬레이션 모델

SN74LVC1G10 IBIS Model (Rev. A)

SCEM368A.ZIP (44 KB) - IBIS Model
다운로드
레퍼런스 디자인

TIDA-010025 — 옵토 에뮬레이트 입력 게이트 드라이버를 갖춘 200~480 VAC 드라이브를 위한 3상 인버터 게이트 레퍼런스 설계

이 레퍼런스 설계는 절연 IGBT 게이트 드라이버 및 절연 전류/전압 센서를 사용하여 강화된 절연 3상 인버터 서브시스템을 구현합니다. 사용되는UCC23513 게이트 드라이버에는 광학 LED 에뮬레이트 입력을 지원하는 6핀 넓은 본체 패키지가 있어, 기존 옵토 절연 게이트 드라이버를 대핀 대 핀으로 대체할 수 있습니다. 이 설계는 UCC23513 입력 단계를 옵토 절연 게이트 드라이버를 구동하는 데 사용되는 모든 기존 구성을 사용하여 구동할 수 있음을 보여줍니다. 위상 내 션트 저항 기반 모터 전류는 AMC1300B 절연 증폭기와 (...)
Design guide: PDF
회로도: PDF
레퍼런스 디자인

TIDA-010264 — 슈퍼 커패시터 백업을 사용한 MCU 기반 의료용 경보 레퍼런스 설계

이 레퍼런스 설계는 MSPM0G1507 또는 MSPM0G3507 MCU(마이크로컨트롤러)를 활용하는 비애플리케이션별 의료 알람, 백업 경보 및 시각적 경보 기능을 시연하여 IEC 60601-1-8에 따른 개발을 지원합니다.
Design guide: PDF
레퍼런스 디자인

TIDA-01540 — 데드 타임 삽입이 내장된 게이트 드라이버를 사용하는 3상 인버터 레퍼런스 설계

TIDA-01540 레퍼런스 설계는 시스템 비용을 절감하고 강화 절연 10kW 3상 인버터를 위한 소형 설계를 지원합니다. 단일 패키지에 이중 게이트 드라이버를 사용하고 부트스트랩 구성으로 게이트 드라이브 전원 공급 장치에 부동 전압을 생성하여 시스템 비용을 낮추고 소형 폼 팩터를 구현할 수 있습니다. 이중 게이트 드라이버 UCC21520에는 저항 옵션으로 구성 가능한 데드 타임 삽입 기능이 내장되어 있습니다. 고유한 데드 타임 삽입은 입력 PWM 신호의 중첩으로 인한 슛스루로부터 3상 인버터를 보호합니다. 과부하, 단락, 접지 (...)
Design guide: PDF
회로도: PDF
레퍼런스 디자인

TIDA-01541 — 3상 인버터를 위한 고대역폭 위상 전류 및 DC 링크 전압 감지 레퍼런스 설계

TIDA-01541 레퍼런스 설계는 시스템 비용을 절감하고 3상 인버터에서 절연 위상 전류 및 DC 링크 전압 측정을 위한 소형 설계를 지원하는 동시에 높은 대역폭과 감지 정확도를 달성할 수 있습니다. 절연 증폭기의 출력은 차동-단일 종단 회로를 사용하여 MCU의 내부 ADC와 상호작용합니다. 절연 증폭기를 사용하면 MCU 내에서 SAR ADC를 사용할 수 있으므로 전류 감지 기능을 저하시키지 않고도 시스템 비용을 절감할 수 있습니다. 8핀 패키지는 보드 폼 팩터를 줄여줍니다. 절연 증폭기의 높은 대역폭으로 3.5µs 내에서 (...)
Design guide: PDF
회로도: PDF
패키지 핀 CAD 기호, 풋프린트 및 3D 모델
DSBGA (YZP) 6 Ultra Librarian
SOT-23 (DBV) 6 Ultra Librarian
SOT-SC70 (DCK) 6 Ultra Librarian
USON (DRY) 6 Ultra Librarian
X2SON (DSF) 6 Ultra Librarian
TI의 평가 항목에 대한 표준 약관이 적용됩니다.

주문 및 품질

포함된 정보:
  • RoHS
  • REACH
  • 디바이스 마킹
  • 납 마감/볼 재질
  • MSL 등급/피크 리플로우
  • MTBF/FIT 예측
  • 물질 성분
  • 인증 요약
  • 지속적인 신뢰성 모니터링
포함된 정보:
  • 팹 위치
  • 조립 위치

지원 및 교육

TI 엔지니어의 기술 지원을 받을 수 있는 TI E2E™ 포럼

포럼 주제 모두 보기(영문)

콘텐츠는 TI 및 커뮤니티 기고자에 의해 "있는 그대로" 제공되며 TI의 사양으로 간주되지 않습니다. 사용 약관을 참조하십시오.

품질, 패키징, TI에서 주문하는 데 대한 질문이 있다면 TI 지원을 방문하세요. ​​​​​​​​​​​​​​

동영상