SN74LVC244A

활성

3상 출력을 지원하는 8채널, 1.65V~3.6V 버퍼

제품 상세 정보

Technology family LVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 3.6 Number of channels 8 IOL (max) (mA) 24 Supply current (max) (µA) 40 IOH (max) (mA) -24 Input type Standard CMOS Output type 3-State Features Balanced outputs, Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 125
Technology family LVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 3.6 Number of channels 8 IOL (max) (mA) 24 Supply current (max) (µA) 40 IOH (max) (mA) -24 Input type Standard CMOS Output type 3-State Features Balanced outputs, Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 125
PDIP (N) 20 228.702 mm² 24.33 x 9.4 SOIC (DW) 20 131.84 mm² 12.8 x 10.3 SOP (NS) 20 98.28 mm² 12.6 x 7.8 SSOP (DB) 20 56.16 mm² 7.2 x 7.8 TSSOP (PW) 20 41.6 mm² 6.5 x 6.4 TVSOP (DGV) 20 32 mm² 5 x 6.4 VQFN (RGY) 20 15.75 mm² 4.5 x 3.5 VQFN (RKS) 20 11.25 mm² 4.5 x 2.5 X1QFN (RWP) 20 8.25 mm² 3.3 x 2.5
  • Operates from 1.65V to 3.6V
  • Inputs accept voltages to 5.5V
  • Specified from –40°C to +85°C and –40°C to +125°C
  • Maximum tpd of 5.9ns at 3.3V
  • Typical VOLP (output ground bounce) < 0.8V at VCC = 3.3V, TA = 25°C
  • Typical VOHV (output VOH undershoot) > 2V at VCC = 3.3V, TA = 25°C
  • Supports mixed-mode signal operation on all ports (5V input or output voltage with 3.3V VCC)
  • Ioff supports live insertion, partial-power-down mode, and back-drive protection
  • Can be used as a down translator to translate inputs from a maximum of 5.5V down to the VCC level
  • Available in ultra small logic QFN package (0.5mm maximum height)
  • Latch-up performance exceeds 250mA per JESD 17
  • Operates from 1.65V to 3.6V
  • Inputs accept voltages to 5.5V
  • Specified from –40°C to +85°C and –40°C to +125°C
  • Maximum tpd of 5.9ns at 3.3V
  • Typical VOLP (output ground bounce) < 0.8V at VCC = 3.3V, TA = 25°C
  • Typical VOHV (output VOH undershoot) > 2V at VCC = 3.3V, TA = 25°C
  • Supports mixed-mode signal operation on all ports (5V input or output voltage with 3.3V VCC)
  • Ioff supports live insertion, partial-power-down mode, and back-drive protection
  • Can be used as a down translator to translate inputs from a maximum of 5.5V down to the VCC level
  • Available in ultra small logic QFN package (0.5mm maximum height)
  • Latch-up performance exceeds 250mA per JESD 17

These octal bus buffers are designed for 1.65V to 3.6V VCC operation. The SN74LVC244A devices are designed for asynchronous communication between data buses.

These octal bus buffers are designed for 1.65V to 3.6V VCC operation. The SN74LVC244A devices are designed for asynchronous communication between data buses.

다운로드 스크립트와 함께 비디오 보기 동영상

관심 가지실만한 유사 제품

open-in-new 대안 비교
비교 대상 장치보다 업그레이드된 기능을 지원하는 드롭인 대체품
SN74AUC244 활성 3상 출력을 지원하는 8채널 0.8V~2.7V 고속 버퍼 Smaller voltage range (0.8V to 2.7V), shorter average propagation delay (1.7ns)

기술 자료

star =TI에서 선정한 이 제품의 인기 문서
검색된 결과가 없습니다. 검색어를 지우고 다시 시도하십시오.
30개 모두 보기
유형 직함 날짜
* Data sheet SN74LVC244A Octal Buffer or Driver with 3-State Outputs datasheet (Rev. AE) PDF | HTML 2025/08/10
Application note Implications of Slow or Floating CMOS Inputs (Rev. E) 2021/07/26
Application note Optimizing AC Drive Control Panel Systems With Logic and Translation Use Cases 2021/01/20
Selection guide Little Logic Guide 2018 (Rev. G) 2018/07/06
Selection guide Logic Guide (Rev. AB) 2017/06/12
Technical article The next-generation QFN: Do you have what it takes to use it? PDF | HTML 2016/09/14
Application note How to Select Little Logic (Rev. A) 2016/07/26
Application note Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015/12/02
User guide LOGIC Pocket Data Book (Rev. B) 2007/01/16
Product overview Design Summary for WCSP Little Logic (Rev. B) 2004/11/04
Application note Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004/07/08
Application note Selecting the Right Level Translation Solution (Rev. A) 2004/06/22
User guide Signal Switch Data Book (Rev. A) 2003/11/14
Application note Use of the CMOS Unbuffered Inverter in Oscillator Circuits 2003/11/06
User guide LVC and LV Low-Voltage CMOS Logic Data Book (Rev. B) 2002/12/18
Application note Texas Instruments Little Logic Application Report 2002/11/01
Application note TI IBIS File Creation, Validation, and Distribution Processes 2002/08/29
More literature Standard Linear & Logic for PCs, Servers & Motherboards 2002/06/13
Application note 16-Bit Widebus Logic Families in 56-Ball, 0.65-mm Pitch Very Thin Fine-Pitch BGA (Rev. B) 2002/05/22
Application note Power-Up 3-State (PU3S) Circuits in TI Standard Logic Devices 2002/05/10
More literature STANDARD LINEAR AND LOGIC FOR DVD/VCD PLAYERS 2002/03/27
Application note Migration From 3.3-V To 2.5-V Power Supplies For Logic Devices 1997/12/01
Application note Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs (Rev. A) 1997/08/01
Application note CMOS Power Consumption and CPD Calculation (Rev. B) 1997/06/01
Application note LVC Characterization Information 1996/12/01
Application note Input and Output Characteristics of Digital Integrated Circuits 1996/10/01
Application note Live Insertion 1996/10/01
Design guide Low-Voltage Logic (LVC) Designer's Guide 1996/09/01
Application note Understanding Advanced Bus-Interface Products Design Guide 1996/05/01
Selection guide Logic Guide (Rev. AC) PDF | HTML 1994/06/01

설계 및 개발

추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.

평가 보드

14-24-LOGIC-EVM — 14핀~24핀 D, DB, DGV, DW, DYY, NS 및 PW 패키지용 로직 제품 일반 평가 모듈

14-24-LOGIC-EVM 평가 모듈(EVM)은 14핀~24핀 D, DW, DB, NS, PW, DYY 또는 DGV 패키지에 있는 모든 로직 장치를 지원하도록 설계되었습니다.

사용 설명서: PDF | HTML
TI.com에서 구매 불가
평가 보드

14-24-NL-LOGIC-EVM — 14핀~24핀 비 리드 패키지용 로직 제품 일반 평가 모듈

14-24-NL-LOGIC-EVM은 14핀~24핀 BQA, BQB, RGY, RSV, RJW 또는 RHL 패키지가 있는 로직 또는 변환 장치를 지원하도록 설계된 유연한 평가 모듈(EVM)입니다.

사용 설명서: PDF | HTML
TI.com에서 구매 불가
시뮬레이션 모델

HSPICE Model for SN74LVC244A

SCAJ008.ZIP (114 KB) - HSpice Model
시뮬레이션 모델

SN74LVC244A Behavioral SPICE Model

SCAM102.ZIP (7 KB) - PSpice Model
시뮬레이션 모델

SN74LVC244A IBIS Model (Rev. C)

SCAM008C.ZIP (42 KB) - IBIS Model
레퍼런스 디자인

TIDA-01233 — 초소형, 유연한 LED 확장 레퍼런스 디자인

이 문서는 3상 출력 레지스터를 지원하는 SN74HC595B 8비트 시프트 레지스터와 3상 출력을 지원하는 SN74LVC244A 8진 버퍼를 사용하는 두 가지 레퍼런스 설계에 대해 중점적으로 설명합니다. 이는 각각 마이크로컨트롤러의 3개의 범용 출력을 8개 이상의 범용 출력으로 확장하는 데 사용됩니다. 두 장치 모두 초소형 X2SON 패키지로 제공됩니다. 7세그먼트 드라이버 레퍼런스 설계는 디스플레이 모듈 아래에 적합한 하드웨어를 사용하여 7개 세그먼트의 8개 LED를 개별적으로 제어하는 데 중점을 둡니다. 이 8×8 LED (...)
Design guide: PDF
회로도: PDF
레퍼런스 디자인

TIDEP0081 — ADC32RF80에 66AK2L06 JESD204B 연결을 사용하여 광대역 리시버 설계 레퍼런스 디자인

현재 고속 데이터 컨버터를 베이스밴드 프로세서에 연결하기 위해 FPGA 또는 ASIC를 사용하는 광대역 리시버 시스템 개발자는 성능 향상과 비용, 전력, 크기의 대폭적인 감소를 통해 시장 출시 시간을 단축해야 합니다. 이 레퍼런스 설계에는 JESD204B 인터페이스 및 디지털 프론트 엔드 프로세싱(DFE)을 통합한 업계 최초의 광범위한 프로세서가 포함되어 있습니다. ADC32RF80DAC38J84에 연결하면 항공 및 방위, 테스트 및 측정, 산업용 애플리케이션을 위한 효율적인 솔루션을 제공합니다.
Design guide: PDF
회로도: PDF
레퍼런스 디자인

TIDEP0056 — BeagleBone Black 기반의 PRU-ICSS를 사용하는 열 인쇄 레퍼런스 디자인

PRU-ICSS(프로그래머블 실시간 유닛 - 산업용 통신 서브시스템)는 비결정적 운영 체제를 실행하는 경우에도 실시간, 결정적, 빠른 GPIO 제어를 지원하는 AM335x SoC의 다용도 부품입니다. 이 레퍼런스 설계는은 열 프린터 모듈을 직접 제어하기 위한 PRU-ICSS의 구체적인 사용 사례 및 구현을 제공합니다.  ARM-PRU 통신을 위한 C 코드 예제, 열 인쇄 헤드 요소 및 스테퍼 모터를 구동하기 위한 실시간 GPIO 핀 제어, pinmux 구성이 포함되어 있습니다.
Design guide: PDF
회로도: PDF
패키지 CAD 기호, 풋프린트 및 3D 모델
PDIP (N) 20 Ultra Librarian
SOIC (DW) 20 Ultra Librarian
SOP (NS) 20 Ultra Librarian
SSOP (DB) 20 Ultra Librarian
TSSOP (PW) 20 Ultra Librarian
TVSOP (DGV) 20 Ultra Librarian
VQFN (RGY) 20 Ultra Librarian
VQFN (RKS) 20 Ultra Librarian
X1QFN (RWP) 20 Ultra Librarian

주문 및 품질

포함된 정보:
  • RoHS
  • REACH
  • 디바이스 마킹
  • 납 마감/볼 재질
  • MSL 등급/피크 리플로우
  • MTBF/FIT 예측
  • 물질 성분
  • 인증 요약
  • 지속적인 신뢰성 모니터링
포함된 정보:
  • 팹 위치
  • 조립 위치

지원 및 교육

TI 엔지니어의 기술 지원을 받을 수 있는 TI E2E™ 포럼

콘텐츠는 TI 및 커뮤니티 기고자에 의해 "있는 그대로" 제공되며 TI의 사양으로 간주되지 않습니다. 사용 약관을 참조하십시오.

품질, 패키징, TI에서 주문하는 데 대한 질문이 있다면 TI 지원을 방문하세요. ​​​​​​​​​​​​​​

동영상