SN74LVC8T245
- Fully configurable dual-rail design allows each port to operate over the full 1.65V to 5.5V power-supply range
- Robust, glitch-free power supply sequencing
- Control inputs VIH/VIL levels are referenced to VCCA voltage
- VCC isolation feature and
VCC disconnect feature
- if either VCC input is below 100mV or left floating, all I/O outputs are disabled and become high- impedance state
- Ioff supports partial-power-down mode operation
- Latch-up performance exceeds 100mA per JESD 78, class II
- Operating temperature from -40°C to 85°C
- ESD protection exceeds JESD 22
- 4000V Human-Body Model (A114-A)
- 1000V Charged-Device Model (C101)
The SN74LVC8T245 is an eight bit non-inverting bus transceiver with configurable dual power supply rails that enables bidirectional voltage level translation. The SN74LVC8T245 is optimized to operate with VCCA and VCCB set at 1.65V to 5.5V. The A port is designed to track VCCA. VCCA accepts any supply voltage from 1.65V to 5.5V. The B port is designed to track VCCB. VCCB accepts any supply voltage from 1.65V to 5.5V. This allows for universal low-voltage bidirectional translation between any of the 1.8V, 2.5V, 3.3V, and 5.5V voltage nodes.
The SN74LVC8T245 is designed for asynchronous communication between two data buses. The logic levels of the direction-control (DIR) input and the output-enable (OE) input activate either the B-port outputs or the A-port outputs or place both output ports into the high-impedance mode. The device transmits data from the A bus to the B bus when the B-port outputs are activated, and from the B bus to the A bus when the A-port outputs are activated.
The input circuitry on both A and B ports is always active and must have a logic HIGH or LOW level applied to prevent excess ICC and ICCZ.
This device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs, preventing damaging current backflow through the device when it is powered down. The VCC isolation feature is designed so that if either VCC input is at GND, then all outputs are in the high-impedance state. To put the device in the high-impedance state during power up or power down, tie OE to VCC through a pullup resistor; the current-sinking capability of the driver determines the minimum value of the resistor.
The SN74LVC8T245 is designed so that the control pins (DIR and OE) are supplied by VCCA.
기술 자료
| 상위 문서 | 유형 | 직함 | 형식 옵션 | 최신 영어 버전 다운로드 | 날짜 |
|---|---|---|---|---|---|
| * | 데이터 시트 | SN74LVC8T245 8-Bit Dual-Supply Bus Transceiver With Configurable Voltage Translation and 3-State Outputs datasheet (Rev. D) | PDF | HTML | 2026. 5. 29 | |
| 애플리케이션 노트 | Schematic Checklist - A Guide to Designing With Fixed or Direction Control Translators | PDF | HTML | 2024. 10. 2 | ||
| 애플리케이션 노트 | Schematic Checklist - A Guide to Designing with Auto-Bidirectional Translators | PDF | HTML | 2024. 7. 12 | ||
| 애플리케이션 노트 | Understanding Transient Drive Strength vs. DC Drive Strength in Level-Shifters (Rev. A) | PDF | HTML | 2024. 7. 3 | ||
| 선택 가이드 | Voltage Translation Buying Guide (Rev. A) | 2021. 4. 15 | |||
| 애플리케이션 노트 | Designing with SN74LVCXT245 and SN74LVCHXT245 Family of Direction Controlled | 2015. 10. 27 |
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
14-24-LOGIC-EVM — 14핀~24핀 D, DB, DGV, DW, DYY, NS 및 PW 패키지용 로직 제품 일반 평가 모듈
14-24-LOGIC-EVM 평가 모듈(EVM)은 14핀~24핀 D, DW, DB, NS, PW, DYY 또는 DGV 패키지에 있는 모든 로직 장치를 지원하도록 설계되었습니다.
14-24-NL-LOGIC-EVM — 14핀~24핀 비 리드 패키지용 로직 제품 일반 평가 모듈
14-24-NL-LOGIC-EVM은 14핀~24핀 BQA, BQB, RGY, RSV, RJW 또는 RHL 패키지가 있는 로직 또는 변환 장치를 지원하도록 설계된 유연한 평가 모듈(EVM)입니다.
AVCLVCDIRCNTRL-EVM — AVC 및 LVC를 지원하는 방향 제어 양방향 변환 디바이스를 위한 일반 EVM
일반 EVM은 2개, 4개 및 8개 채널 LVC 및 AVC 방향 제어 변환 장치를 지원하도록 설계했습니다. 또한 동일한 개수의 채널에서 버스 홀드 및 차량용 -Q1 장치를 지원합니다. AVC는 구동 강도가 더 낮은 12mA인 저전압 변환 장치입니다. LVC는 구동 강도가 더 높은 32mA로, 1.65~5.5V의 더 높은 전압 변환 장치입니다.
TXV0106-EVM — TXV0106 평가 모듈
TXV0108-EVM — TXV0108 평가 모듈
TIDEP0022 — BiSS C 마스터 인터페이스가 통합된 ARM MPU 레퍼런스 설계
Implementation of BiSS C Master protocol on Industrial Communication Sub-System (PRU-ICSS). The design provides full documentation and source code for Programmable Realtime Unit (PRU).
TIDEP0025 — 산업용 통신과 모터 제어용 단일 칩 드라이브
This reference design implements hardware interface based on the HEIDENHAIN EnDat 2.2 standard for position or rotary encoders. The platform also allows you to implement real-time EtherCAT communications standards in a broad range of industrial automation equipment. It enables designs with a low (...)
TIDEP0035 — HIPERFACE DSL 마스터 인터페이스가 통합된 ARM MPU 레퍼런스 디자인
이 레퍼런스 설계는 PRU-ICSS(산업용 통신 서브시스템)에서 HIPERFACE DSL 마스터 프로토콜을 구현합니다. 2선 인터페이스를 통해 위치 피드백 와이어를 모터 케이블에 통합할 수 있습니다. AM437x PRU-ICSS 펌웨어와 TIDA-00177 트랜시버 레퍼런스 설계로 구성됩니다.
TIDEP0046 — DSP 가속화용 OpenCL을 사용한 AM57x의 몬테카를로 시뮬레이션 레퍼런스 디자인
TI’s high performance ARM® Cortex®-A15 based AM57x processors also integrate C66x DSPs. These DSPs were designed to handle high signal and data processing tasks that are often required by industrial, automotive and financial applications. The AM57x OpenCL implementation makes it easy (...)
TIDEP0047 — TI의 AM57x 프로세서를 사용한 전력 및 열 설계 고려 사항 레퍼런스 설계
This is a reference design based on the AM57x processor and companion TPS659037 power management integrated circuit (PMIC). This design specifically highlights important power and thermal design considerations and techniques for systems designed with AM57x and TPS659037. It includes (...)
TIDEP0050 — EnDat 2.2 시스템 레퍼런스 설계
This reference design implements EnDat 2.2 Master protocol stack and hardware interface based on HEIDENHAIN EnDat 2.2 standard for position or rotary encoders. The design is composed of EnDat 2.2 Master protocol stack, half-duplex communications using RS-485 transceivers and the line termination (...)
TIDEP0057 — PRU-ICSS 기반 AM437x를 지원하는 다중 프로토콜 디지털 위치 인코더 마스터 인터페이스 레퍼런스 디자인
PRU-ICSS(프로그래밍 가능 실시간 유닛 및 산업용 통신 서브 시스템)를 갖춘 Sitara™ 프로세서의 산업용 통신을 위한 레퍼런스 설계입니다. 이 설계는 통합 멀티 프로토콜 디지털 위치 인코더 마스터 인터페이스 지원에 대해 설명합니다. 지원되는 디지털 위치 인코더 마스터 프로토콜은 EnDat 2.2, HIPERFACE DSL® 및 BiSS C입니다. 통합 다중 프로토콜 인코더 마스터는 추가 FPGA(필드 프로그래머블 게이트 어레이), ASIC(애플리케이션별 통합 회로) 및 PLD(프로그래머블 로직 장치) 없이 작동하는 동시에 (...)
| 패키지 | 핀 | CAD 기호, 풋프린트 및 3D 모델 |
|---|---|---|
| TSSOP (PW) | 24 | Ultra Librarian |
| SSOP (DBQ) | 24 | Ultra Librarian |
| SSOP (DB) | 24 | Ultra Librarian |
| VQFN (RHL) | 24 | Ultra Librarian |
| SOIC (DW) | 24 | Ultra Librarian |
| SOP (NS) | 24 | Ultra Librarian |
| TVSOP (DGV) | 24 | Ultra Librarian |