首頁 電源管理 電壓參考 串聯電壓參考
首頁
電源管理
電壓參考
串聯電壓參考

REF6050

現行

具有整合式緩衝器和致能針腳的 5V 5ppm/°C 高精度電壓參考

立即訂購
產品規格表

REF6050

現行
產品規格表 立即訂購

產品詳細資料

Rating Catalog VO (V) 5 Temp coeff (max) (ppm/°C) 5 Initial accuracy (max) (%) 0.05 Features Integrated low-output impedance buffer Iout/Iz (max) (mA) 3 Vin (min) (V) 5.3 Vin (max) (V) 5.5 Iq (typ) (mA) 0.83, 830 LFN 0.1 to 10 Hz (typ) (µVPP) 15 Operating temperature range (°C) -40 to 125 Shutdown current (ISD) (typ) (µA) 1
Rating Catalog VO (V) 5 Temp coeff (max) (ppm/°C) 5 Initial accuracy (max) (%) 0.05 Features Integrated low-output impedance buffer Iout/Iz (max) (mA) 3 Vin (min) (V) 5.3 Vin (max) (V) 5.5 Iq (typ) (mA) 0.83, 830 LFN 0.1 to 10 Hz (typ) (µVPP) 15 Operating temperature range (°C) -40 to 125 Shutdown current (ISD) (typ) (µA) 1
VSSOP (DGK) 8 14.7 mm² 3 x 4.9
  • Excellent Temperature Drift Performance
    • 5 ppm/°C (max) from –40°C to +125°C
  • Extremely Low Noise
    • Total Noise: 5 µVRMS With 47-µF Capacitor
    • 1/f Noise (0.1 Hz to 10 Hz): 3 µVPP/V
  • Integrated ADC Drive Buffer
    • Low Output Impedance: < 50 mΩ (0-200 kHz)
    • First Sample Precise to 18 Bits With ADS8881
    • Enables Burst-Mode DAQ Systems
  • Low Supply Current: 820 µA
  • Low Shutdown Current: 1 µA
  • High Initial Accuracy: ±0.05%
  • Very-Low Noise and Distortion
    • SNR: 100.5 dB, THD: –125 dB (ADS8881)
    • SNR: 106 dB, THD: –120 dB (ADS127L01)
  • Output Current Drive: ±4 mA
  • Programmable Short-Circuit Current
  • Verified to Drive REF Pin of ADS88xx family of SAR ADCs and ADS127xx family of Wideband ΔΣ ADCs
  • Excellent Temperature Drift Performance
    • 5 ppm/°C (max) from –40°C to +125°C
  • Extremely Low Noise
    • Total Noise: 5 µVRMS With 47-µF Capacitor
    • 1/f Noise (0.1 Hz to 10 Hz): 3 µVPP/V
  • Integrated ADC Drive Buffer
    • Low Output Impedance: < 50 mΩ (0-200 kHz)
    • First Sample Precise to 18 Bits With ADS8881
    • Enables Burst-Mode DAQ Systems
  • Low Supply Current: 820 µA
  • Low Shutdown Current: 1 µA
  • High Initial Accuracy: ±0.05%
  • Very-Low Noise and Distortion
    • SNR: 100.5 dB, THD: –125 dB (ADS8881)
    • SNR: 106 dB, THD: –120 dB (ADS127L01)
  • Output Current Drive: ±4 mA
  • Programmable Short-Circuit Current
  • Verified to Drive REF Pin of ADS88xx family of SAR ADCs and ADS127xx family of Wideband ΔΣ ADCs

The REF6000 family of voltage references have an integrated low output impedance buffer that enable the user to directly drive the REF pin of precision data converters, while preserving linearity, distortion, and noise performance. Most precision SAR and Delta-Sigma ADCs, switch binary-weighted capacitors onto the REF pin during the conversion process. In order to support this dynamic load the output of the voltage reference must be buffered with a low-output impedance (high-bandwidth) buffer. The REF6000 family devices are well suited, but not limited, to drive the REF pin of the ADS88xx family of SAR ADCs, and ADS127xx family of delta-sigma ADCs, as well as other digital-to-analog converters (DACs).

The REF6000 family of voltage references are able to maintain an output voltage within 1LSB (18-bit) with minimal droop, even during the first conversion while driving the REF pin of the ADS8881. This feature is useful in burst-mode, event-triggered, equivalent-time sampling, and variable-sampling-rate data-acquisition systems. The REF60xx variants of REF6000 family specify a maximum temperature drift of just 5 ppm/°C and initial accuracy of 0.05% for both the voltage reference and the low output impedance buffer combined. For various temperature drift options in REF6000 family, see the Device Comparison Table.

The REF6000 family of voltage references have an integrated low output impedance buffer that enable the user to directly drive the REF pin of precision data converters, while preserving linearity, distortion, and noise performance. Most precision SAR and Delta-Sigma ADCs, switch binary-weighted capacitors onto the REF pin during the conversion process. In order to support this dynamic load the output of the voltage reference must be buffered with a low-output impedance (high-bandwidth) buffer. The REF6000 family devices are well suited, but not limited, to drive the REF pin of the ADS88xx family of SAR ADCs, and ADS127xx family of delta-sigma ADCs, as well as other digital-to-analog converters (DACs).

The REF6000 family of voltage references are able to maintain an output voltage within 1LSB (18-bit) with minimal droop, even during the first conversion while driving the REF pin of the ADS8881. This feature is useful in burst-mode, event-triggered, equivalent-time sampling, and variable-sampling-rate data-acquisition systems. The REF60xx variants of REF6000 family specify a maximum temperature drift of just 5 ppm/°C and initial accuracy of 0.05% for both the voltage reference and the low output impedance buffer combined. For various temperature drift options in REF6000 family, see the Device Comparison Table.
filter 尋找其它 串聯電壓參考
下載 觀看有字幕稿的影片 影片

技術文件

star =TI 所選的此產品重要文件
找不到結果。請清除您的搜尋條件，然後再試一次。
檢視所有 5
類型 標題 日期
* Data sheet REF60xx High-Precision Voltage Reference With Integrated ADC Drive Buffer datasheet (Rev. B) PDF | HTML 2016年 8月 29日
Circuit design DAC force and sense reference drive circuit (Rev. A) PDF | HTML 2024年 9月 20日
Circuit design Circuit to drive a switched capacitor reference input for high-precision devices (Rev. A) PDF | HTML 2024年 9月 19日
E-book Voltage Supervisor and Reset ICs: Tips, Tricks and Basics 2019年 6月 28日
White paper Voltage-reference impact on total harmonic distortion 2016年 8月 1日

設計與開發

如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。

開發板

ADC128S102EVM — 適用於 12 位元、八通道、SAR 類比轉數位轉換器 (ADC) 的 ADC128S102 評估模組

The ADC128S102 evaluation module (EVM) is a platform for evaluating the operation and performance of the ADC128S102, a 12-bit, eight-channel, 1-MSPS, serial-interface, system activity report (SAR) analog-to-digital converter (ADC). The user can source an analog input and the user-friendly graphical (...)

使用指南: PDF | HTML
TI.com 無法提供
開發板

DIP-ADAPTER-EVM — DIP 轉接器評估模組

Speed up your op amp prototyping and testing with the DIP-Adapter-EVM, which provides a fast, easy and inexpensive way to interface with small, surface-mount ICs. You can connect any supported op amp using the included Samtec terminal strips or wire them directly to existing circuits.

The (...)

使用指南: PDF
TI.com 無法提供
開發板

PLABS-SAR-EVM-PDK — TI Precision Labs SAR ADC 評估模組性能展示套件 (PDK)

PLABS-SAR-EVM-PDK 是一款實驗平台，需與 TI Precision Labs 影片配合使用，可幫助深入理解 漸近法暫存器 (SAR) 類比轉數位轉換器 (ADC) 電路。此評估模組 (EVM) 平台包含兩個通道的常見 SAR ADC 電路，可輕鬆連接至精密訊號注入器評估模組 (PSIEVM)，該模組能提供低失真、低雜訊的輸入訊號來驅動 SAR ADC；第三個通道則設計用於展示超低功耗 ADC 在不同吞吐量下的功耗變化。該 EVM 平台還包含 10 塊可安裝於主機板上的試樣卡，用於展示不同前端驅動電路對性能的影響。

PLABS-SAR-EVM-PDK 使用者指南提供了 EVM (...)

使用指南: PDF
TI.com 無法提供
開發板

REF6025EVM-PDK — REF6025 電壓參考評估模組

REF6025EVM-PDK 是評估 REF6025 電壓參考性能的平台。評估套件可展現裝置的突衝模式性能，這是裝置的主要功能。
使用指南: PDF
TI.com 無法提供
模擬型號

PSpice Simulation Companion for DAC Force And Sense Reference Drive Circuit

SBOMBX7.ZIP (101 KB) - PSpice Model
下載
模擬型號

REF6050 TINA-TI Reference Design

SBOM995.TSC (6462 KB) - TINA-TI Reference Design
下載
模擬型號

REF6050 TINA-TI Transient Spice Model

SBOM994.ZIP (31 KB) - TINA-TI Spice Model
下載
模擬型號

TINA-TI Simulation Companion for DAC Force And Sense Reference Drive Circuit (Rev. A)

SBAM412A.ZIP (69 KB) - TINA-TI Reference Design
下載
模擬工具

PSPICE-FOR-TI — PSpice® for TI 設計與模擬工具

PSpice® for TI 是有助於評估類比電路功能的設計和模擬環境。這款全功能設計和模擬套件使用 Cadence® 的類比分析引擎。PSpice for TI 包括業界最大的模型庫之一，涵蓋我們的類比和電源產品組合，以及特定類比行為模型，且使用無需支付費用。

PSpice for TI 設計和模擬環境可讓您使用其內建函式庫來模擬複雜的混合訊號設計。在進行佈局和製造之前，建立完整的終端設備設計和解決方案原型，進而縮短上市時間並降低開發成本。 

在 PSpice for TI 設計與模擬工具中，您可以搜尋 TI (...)
要求
參考設計

TIDA-01057 — 將真正 10Vpp 差分輸入的訊號動態範圍最大化至 20 位元 ADC 的參考設計

此參考設計專為高效能資料擷取 (DAQ) 系統而設計，可改善 20 位元差動輸入 ADC 的動態範圍。許多 DAQ 系統都需要廣泛 FSR（全刻度範圍）的量測能力，才能獲得足夠的訊號動態範圍。早期許多 SAR ADC 參考設計都使用 THS4551 FDA（全差動放大器）。然而，THS4551 的最大電源限制為 5.4V，不足以實現真正的 10Vpp 差動輸出 (10V FSR)，而這正是最大化具有 5V 參考的 SAR ADC 動態範圍所必需的。此參考設計透過實作 TI 最新的 THS4561 FDA，探索真正 10Vpp 差動輸出的優點，THS4561 FDA 的最大電源為 (...)
Design guide: PDF
電路圖: PDF
參考設計

TIDA-01053 — 適用於高動態範圍儀器，具最佳化 THD、雜訊和 SNR 的 ADC 驅動器參考設計

TIDA-01053 是一款 ADC 驅動器參考設計，可為高動態範圍儀器最佳化 THD、雜訊與全系統 SNR。ADC 輸入端的高容性特性為驅動器設計與元件選型帶來獨特挑戰，需同時確保系統穩定性、低雜訊、高電流驅動能力與低諧波失真性能。本參考設計旨在突顯使用全差動放大器或雙單端放大器驅動 ADC 時的性能優勢。
Design guide: PDF
電路圖: PDF
參考設計

TIDA-01052 — 使用負電源輸入改進全幅 THD 的 ADC 驅動器參考設計

TIDA-01052 參考設計旨在突顯在類比前端驅動器放大器上使用負電壓軌而非接地時所出現的系統性能提升。此概念與所有類比前端相關，但此設計主要針對自動測試設備。
Design guide: PDF
電路圖: PDF
封裝 針腳 CAD 符號、佔位空間與 3D 模型
VSSOP (DGK) 8 Ultra Librarian
適用 TI 的評估品項標準條款與條件。

訂購與品質

內含資訊：
  • RoHS
  • REACH
  • 產品標記
  • 鉛塗層/球物料
  • MSL 等級/回焊峰值
  • MTBF/FIT 估算值
  • 材料內容
  • 認證摘要
  • 進行中持續性的可靠性監測
內含資訊：
  • 晶圓廠位置
  • 組裝地點

支援與培訓

內含 TI 工程師技術支援的 TI E2E™ 論壇

以英文檢視所有論壇主題

內容係由 TI 和社群貢獻者依「現狀」提供，且不構成 TI 規範。檢視使用條款。

若有關於品質、封裝或訂購 TI 產品的問題，請參閱 TI 支援。​​​​​​​​​​​​​​

影片