SN74AVC2T244
- Wide Operating VCC Range of 0.9 V to 3.6 V
- Low Static-Power Consumption, 6-µA Max ICC
- Output Enable Feature Allows User to Disable Outputs to Reduce Power Consumption
- ±24-mA Output Drive at 3.0 V
- Ioff Supports Partial Power-Down-Mode Operation
- Input Hysteresis Allows Slow Input Transition and Better Switching Noise Immunity at Input
- Maximum Data Rates
- 380 Mbps (1.8-V to 3.3-V Translation)
- 200 Mbps (<1.8-V to 3.3-V Translation)
- 200 Mbps (Translate to 2.5 V or 1.8 V)
- 150 Mbps (Translate to 1.5 V)
- 100 Mbps (Translate to 1.2 V)
- Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II
- ESD Protection Exceeds JESD 22
- 5000-V Human-Body Model (A114-A)
This 2-bit unidirectional translator uses two separate configurable power-supply rails. The A port is designed to track VCCA. VCCA accepts any supply voltage from 0.9 V to 3.6 V. The B port is designed to track VCCB. VCCB accepts any supply voltage from 0.9 V to 3.6 V. This allows for low-voltage translation between 0.9-V, 1.2-V, 1.5-V, 1.8-V, 2.5-V and 3.6-V voltage nodes. For the SN74AVC2T244, when the output-enable ( OE) input is high, all outputs are placed in the high-impedance state. The SN74AVC2T244 is designed so that the OE input circuit is referenced to VCCA. This device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs, preventing damaging current backflow through the device when it is powered down.
技術文件
| 重要文件 | 類型 | 標題 | 格式選項 | 下載最新的英文版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 資料表 | SN74AVC2T244 2-Bit Unidirectional Voltage-level Translator datasheet (Rev. C) | PDF | HTML | 2021/3/12 | ||
| 應用說明 | Schematic Checklist - A Guide to Designing With Fixed or Direction Control Translators | PDF | HTML | 2024/10/2 | |||
| 應用說明 | Schematic Checklist - A Guide to Designing with Auto-Bidirectional Translators | PDF | HTML | 2024/7/12 | |||
| 應用說明 | Understanding Transient Drive Strength vs. DC Drive Strength in Level-Shifters (Rev. A) | PDF | HTML | 2024/7/3 | |||
| 選擇指南 | Voltage Translation Buying Guide (Rev. A) | 2021/4/15 |
設計與開發
如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。
SN74AVC2T244EVM — SN74AVC2T244 評估模組
The SN74AVC2T244 is a 2-bit voltage level translator. This translator is a single direction voltage translator, with OE. When the output-enable (OE) input is high, all outputs are placed in the high-impedance state. The A port is designed to track VCCA. VCCA accepts any supply voltage from 0.9V to (...)
TAS6424EQ1EVM — TAS6424E-Q1 評估模組 75W、2MHz、四通道數位輸入 D 級音訊放大器
TAS6501Q1EVM — TAS6501-Q1 評估模組
TAS6511Q1EVM — TAS6511-Q1 評估模組
TIDA-01572 — 數位輸入、D 類、IV 感測音訊放大器的立體聲評估模組參考設計
TIDEP-0075 — 工業通訊閘道 PROFINET IRT 轉 PROFIBUS 主站參考設計
TIDEP0022 — 具有整合式 BiSS C 主介面的 ARM MPU 參考設計
在工業通訊子系統 (PRU-ICSS) 上實作 BiSS C 主協定。此設計提供了可編程式即時單元 (PRU) 的完整文檔和原始程式碼。
TIDEP0025 — 適用於工業通訊和馬達控制的單晶片驅動
此參考設計針對位置或旋轉編碼器，實作基於 HEIDENHAIN EnDat 2.2 標準的硬體介面。此平台還可讓您在廣泛的工業自動化設備中，實作即時的 EtherCAT 通訊標準。它能在工業自動化、工廠自動化或工業通訊等應用中，實現具備小尺寸、低功耗與單晶片解決方案的設計。
TIDEP0035 — 具有整合式 HIPERFACE DSL 主介面的 ARM MPU 參考設計
此參考設計在工業通訊子系統 (PRU-ICSS) 上實作 HIPERFACE DSL 主協定。雙線介面允許將位置回饋線路整合至馬達纜線中。 它由 AM437x PRU-ICSS 韌體和 TIDA-00177 收發器參考設計組成。
TIDEP0050 — EnDat 2.2 系統參考設計
此參考設計以位置或旋轉編碼器的 HEIDENHAIN EnDat 2.2 標準為基礎，實作 EnDat 2.2 主通訊協定堆疊和硬體介面。此設計由 EnDat 2.2 主通訊協定堆疊、使用 RS-485 收發器的半雙工通訊，以及在 Sitara AM437x 工業開發套件上實作的線路終端所組成。 此設計經過完整測試，符合 HEIDENHAIN EnDat 2.2 標準。除了 EnDat 位置回饋外，AM437x IDK 還可支援工業通訊和馬達驅動，如 AM437x 單晶片馬達控制設計指南中所述。
TIDEP0078 — 適用於 AM572x 的 OPC UA 資料存取伺服器參考設計
| 封裝 | 針腳 | CAD 符號、佔位空間與 3D 模型 |
|---|---|---|
| X2SON (DQE) | 8 | Ultra Librarian |
| X2SON (DQM) | 8 | Ultra Librarian |