JAJSJK8A April   2025  – October 2025 THS3470

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性 ±VS = ±30V
    6. 5.6 電気的特性 ±VS = ±20V
    7. 5.7 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 出力電流制限
      2. 6.3.2 出力電流有効化
      3. 6.3.3 過熱フラグ
      4. 6.3.4 出力電流フラグ
      5. 6.3.5 出力電流の監視
      6. 6.3.6 ダイ温度監視
      7. 6.3.7 外部補償
    4. 6.4 デバイスの機能モード
      1. 6.4.1 電力モード
      2. 6.4.2 帰還抵抗の選択
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 高電圧、高精度複合アンプ
        1. 7.2.1.1 設計要件
        2. 7.2.1.2 詳細な設計手順
        3. 7.2.1.3 アプリケーション曲線
      2. 7.2.2 120V ブートストラップ アンプ
        1. 7.2.2.1 設計要件
        2. 7.2.2.2 詳細な設計手順
        3. 7.2.2.3 アプリケーション特性の波形
    3. 7.3 短絡保護
    4. 7.4 電源に関する推奨事項
    5. 7.5 レイアウト
      1. 7.5.1 熱に関する注意事項
        1. 7.5.1.1 上面冷却の利点
        2. 7.5.1.2 THS3470 の安全動作領域
      2. 7.5.2 レイアウトのガイドライン
      3. 7.5.3 レイアウト例
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 ドキュメントのサポート
    2. 8.2 ドキュメントの更新通知を受け取る方法
    3. 8.3 サポート・リソース
    4. 8.4 商標
    5. 8.5 静電気放電に関する注意事項
    6. 8.6 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報
    1. 10.1 テープおよびリール情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • REB|42
サーマルパッド・メカニカル・データ
発注情報

6.3.1 出力電流制限

THS3470 には ISRC_LIMITとISNK_LIMIT の 2 つのピンがあり、VOUT ピンにより出力電流制限を設定します。ISRC_LIMIT は、VOUT のソース電流制限 (デバイスの出力から出る電流、IOUT SOURCE) を 200mA から 1.5A へ制御します。ISNK_LIMIT は、VOUTのシンク電流制限 (デバイスの出力に流れ込む電流、IOUT SINK) を 200mA から 1.5A へ制御します。

注: ISRC_LIMIT ピンで制御される出力ソース制限を有効にするには、ISRC_LIMIT_EN ピンを Low にする必要があります。ISNK_LIMIT ピンで制御される出力シンク制限を有効にするには、ISNK_LIMIT_EN ピンを Low にする必要があります。
注意: ISRC_LIMIT または ISNK_LIMIT が未接続のままの場合、デバイスはデフォルトで 2.1A の電流制限になります。ISRC_LIMIT または ISNK_LIMIT が 200mA より低い値に設定されている場合、デバイスは 2.1A の電流制限に入ります。電流を適切にレギュレートしないと、接合部温度が絶対最大接合部温度を超えて上昇し、デバイスが損傷する可能性があります。

出力ソース制限を静的に設定するには、ISRC_LIMIT と VEE の抵抗 RSRC_LIMIT を接続します。出力シンク制限を静的に設定するには、ISNK_LIMIT と VCC の抵抗 RSNK_LIMIT を接続します。これらの接続の例を 図 6-1 に示します。電流制限を制御する式を 式 1 および 式 2 に、代表的なアプリケーションの抵抗値を 表 6-1 に示します。

式 1. R S R C _ L I M I T =   V M I D -   V E E × 2048 I O U T   S o u r c e   L i m i t   ( A ) - 720
式 2. RSNK_LIMIT= VCC-VMID×2048IOUT Sink Limit (A)-720
THS3470 出力電流制限の静的設定図 6-1 出力電流制限の静的設定
表 6-1 出力電流制限を静的に設定するための標準的な抵抗値
VS (V) IOUT ソース/シンク制限値 (A) RSNK_LIMIT/RSRC_LIMIT (Ω)
60 0.2 306k
60 0.5 122k
60 1 60k
60 1.5 40k
40 0.2 204k
40 0.5 81k
40 1 40k
40 1.5 27k

または、図 6-2 に示すように、電圧デジタル/アナログ コンバータ (DAC) またはその他の低インピーダンス電圧源を使用して、電流制限ピンを調整することもできます。この方法は、アプリケーションで必要とされる場合に、出力電流制限をプログラマブルに制御するのに役立ちます。この方法の電流制限を制御する式を 式 3 に示します。また、電流制限を動的に構成する例を 表 6-3 に示します。

式 3. V D A C   V = I O U T ( A ) ×   4.5 k Ω 2048
THS3470 出力電流制限の動的設定図 6-2 出力電流制限の動的設定
表 6-2 出力電流制限を動的に設定するための DAC 電圧の例
VOUT 電流制限 (mA) ILIMIT_SRC/SNK (μA) DAC電圧、VDAC (V)
200 97.65 0.439
500 24.41 1.099
1000 488.28 2.197
1500 732.42 3.296
注意: ISNK_LIMIT 電圧が VMID 電圧よりも大きく、ISRC_LIMIT 電圧が VMID 電圧よりも小さいことを確認します。この注意に従わないと、デバイスが損傷する恐れがあります。さらに、電源として使用するために、VMID ピンを外部からバッファする必要があります。