JAJSJK8A April   2025  – October 2025 THS3470

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性 ±VS = ±30V
    6. 5.6 電気的特性 ±VS = ±20V
    7. 5.7 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 出力電流制限
      2. 6.3.2 出力電流有効化
      3. 6.3.3 過熱フラグ
      4. 6.3.4 出力電流フラグ
      5. 6.3.5 出力電流の監視
      6. 6.3.6 ダイ温度監視
      7. 6.3.7 外部補償
    4. 6.4 デバイスの機能モード
      1. 6.4.1 電力モード
      2. 6.4.2 帰還抵抗の選択
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 高電圧、高精度複合アンプ
        1. 7.2.1.1 設計要件
        2. 7.2.1.2 詳細な設計手順
        3. 7.2.1.3 アプリケーション曲線
      2. 7.2.2 120V ブートストラップ アンプ
        1. 7.2.2.1 設計要件
        2. 7.2.2.2 詳細な設計手順
        3. 7.2.2.3 アプリケーション特性の波形
    3. 7.3 短絡保護
    4. 7.4 電源に関する推奨事項
    5. 7.5 レイアウト
      1. 7.5.1 熱に関する注意事項
        1. 7.5.1.1 上面冷却の利点
        2. 7.5.1.2 THS3470 の安全動作領域
      2. 7.5.2 レイアウトのガイドライン
      3. 7.5.3 レイアウト例
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 ドキュメントのサポート
    2. 8.2 ドキュメントの更新通知を受け取る方法
    3. 8.3 サポート・リソース
    4. 8.4 商標
    5. 8.5 静電気放電に関する注意事項
    6. 8.6 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報
    1. 10.1 テープおよびリール情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • REB|42
サーマルパッド・メカニカル・データ
発注情報

4 ピン構成および機能

図 4-1 REB パッケージ、42 ピン VQFN (上面図)
ピンの機能
ピン タイプ 説明
名称 番号
COMP 14 入力 内部補償ピン。未接続のまま、デフォルトではグランド カットアウトを使用します。ピン動作の詳細については、セクション 6.3.7 を参照してください。
DGND 33、34 入力 デジタル グランド
DIE_TEMP 12、13 出力 ダイ温度出力。このピンはデフォルトで 25°C で 1.6V を出力します。ピン動作の詳細については、セクション 6.3.6 を参照してください。
FB 35 出力 入力側の帰還ピン
IN- 37 入力 反転入力
IN+ 40 入力 非反転入力
IOUT_MONITOR 11 出力 出力電流モニタ。デフォルトでは、10kΩ プルアップおよびプルダウン抵抗と接続する必要があります。ピン動作の詳細については、セクション 6.3.5 を参照してください。
ISNK_FLAG 6 出力 出力電流シンク フラグ。デバイスがデフォルトで設定されたシンク電流制限未満になると、内部で VDD にプルアップされます。ピン動作の詳細については、セクション 6.3.4 を参照してください。
ISNK_LIMIT 7 入力 出力電流シンク制限。デフォルトでは、プルアップ抵抗は VCC に接続します。ピン動作の詳細については、セクション 6.3.1 を参照してください。
ISNK_LIMIT_EN 4 入力 出力電流シンク制限制御。デフォルトでは内部で VDD にプルアップされているため、VOUT が電流をシンクしている間は電流制限はありません。ピン動作の詳細については、セクション 6.3.2 を参照してください。
ISRC_FLAG 5 出力 出力電流ソース フラグ。デバイスがデフォルトで設定されたソース電流制限未満になると、内部で VDD にプルアップされます。ピン動作の詳細については、セクション 6.3.4 を参照してください。
ISRC_LIMIT 28 入力 出力電流ソース制限。デフォルトでプルダウン抵抗を VEE に接続。ピン動作の詳細については、セクション 6.3.1 を参照してください。
ISRC_LIMIT_EN 3 入力 出力電流源制限制御。デフォルトでは内部で VDD にプルアップされるため、VOUT が電流を供給している間は電流制限はありません。ピン動作の詳細については、セクション 6.3.2 を参照してください。
DNC 21、24、42 — 未接続のままにします。内部で切断されたピン。
OVTEMP_FLAG 22、23 出力 過熱フラグ。デバイスの接合部温度が 165°C 未満の場合、デフォルトのロジック low です。ピンの詳細については、セクション 6.3.3 を参照してください。
P0 31 入力 電力モード制御、bit0完全バイアス モードをイネーブルするため、内部で High にプルアップ。ピン接続と性能の詳細については、セクション 6.3.3 および セクション 6.4.1を参照してください。
P1 30 入力 電力モード制御、bit1完全バイアス モードをイネーブルするため、内部で High にプルアップ。ピン接続と性能の詳細については、セクション 6.3.3 および セクション 6.4.1を参照してください。
VCC 8、9、10、25、26、27、38、39 入力 正電源。バイパスおよびレイアウトの推奨事項については、セクション 7.5.2 を参照してください。
VDD 32 出力 内部で生成される、DGND に対する 5.0V デジタル電源。バイパスおよびレイアウトの推奨事項については、セクション 7.5.2 を参照してください。
VEE 15、20、29、36、41 入力 負電源。バイパスおよびレイアウトの推奨事項については、セクション 7.5.2 を参照してください。
VMID 1、2 出力 中間電源のバッファ出力、(VCC+VEE)/2。VMID 電圧を設計の他の場所で電源または電圧リファレンスとして使用するため、このピンを外部からバッファする必要があります。バイパスおよびレイアウトの推奨事項については、セクション 7.5.2 を参照してください。
VOUT 16、17、18、19 出力 アンプの出力
サーマル パッド — サーマル パッド。VEE に内部で接続