JAJA847 April   2025 MSPM0C1103 , MSPM0C1103-Q1 , MSPM0C1104 , MSPM0C1104-Q1 , MSPM0C1105 , MSPM0C1106 , MSPM0C1106-Q1 , MSPM0G1107 , MSPM0G1505 , MSPM0G1506 , MSPM0G1507 , MSPM0G1518 , MSPM0G1519 , MSPM0G3105 , MSPM0G3105-Q1 , MSPM0G3106 , MSPM0G3106-Q1 , MSPM0G3107 , MSPM0G3107-Q1 , MSPM0G3505 , MSPM0G3505-Q1 , MSPM0G3506 , MSPM0G3506-Q1 , MSPM0G3507 , MSPM0G3507-Q1 , MSPM0G3518 , MSPM0G3518-Q1 , MSPM0G3519 , MSPM0G3519-Q1 , MSPM0H3216 , MSPM0H3216-Q1 , MSPM0L1105 , MSPM0L1106 , MSPM0L1116 , MSPM0L1117 , MSPM0L1227 , MSPM0L1227-Q1 , MSPM0L1228 , MSPM0L1228-Q1 , MSPM0L1303 , MSPM0L1304 , MSPM0L1304-Q1 , MSPM0L1305 , MSPM0L1305-Q1 , MSPM0L1306 , MSPM0L1306-Q1 , MSPM0L1343 , MSPM0L1344 , MSPM0L1345 , MSPM0L1346 , MSPM0L2227 , MSPM0L2227-Q1 , MSPM0L2228 , MSPM0L2228-Q1

 

  1.   1
  2.   概要
  3.   商標
  4. 1はじめに
  5. 2EMC 規格と EMC 規格
    1. 2.1 EMC
      1. 2.1.1 EMS
      2. 2.1.2 EMI
    2. 2.2 EMC 規格
      1. 2.2.1 EMC 規格のカテゴリ
    3. 2.3 TI の EMC と IC の電気的信頼性
  6. 3EMC 改善ガイドラインの概要
    1. 3.1 PCB 設計ガイドライン
    2. 3.2 ファームウェアのガイドライン
  7. 4MSPM0 の EMC 改善機能
    1. 4.1 感受性保護機能
      1. 4.1.1 POR および BOR
      2. 4.1.2 NMI およびハード故障
      3. 4.1.3 I/O ESD と設定
    2. 4.2 放射削減機能
      1. 4.2.1 クロック ソース
      2. 4.2.2 電力モード
      3. 4.2.3 パッケージ
  8. 5EMS テストの分析
    1. 5.1 根本原因の分析
      1. 5.1.1 恒久的な損傷
      2. 5.1.2 回復可能な不具合
    2. 5.2 デバッグ フロー
  9. 6EMI テストの分析
    1. 6.1 根本原因の分析
      1. 6.1.1 電源ライン
      2. 6.1.2 外部 Vcore
    2. 6.2 デバッグ フロー
  10. 7まとめ
  11. 8参考資料

5.1.1 恒久的な損傷

データシートの観点から見ると、MCU の異常なパフォーマンスは仕様を超えたことによるものです。最初に考えられるのは、絶対最大定格です。ユーザーがこの仕様を超えると、恒久的な損傷が発生する可能性があります。MSPM0G3507 の例を 表 5-2 に示します。EMS テストでは、一般的な許容範囲ピンの入力電圧が満たされないことが多く、IO ピン経由で MSPM0 にエミッション ノイズが差し挟まれたとき MSPM0 が損傷します。もう一つの問題は、一定のダイオード電流の仕様です。仕様では、一定の値を上回ると ESD ダイオードがオンになり、電圧のクランプが開始される電流制限がかかっています。MSPM0C1104 の PA24 など、ESD ダイオード電流が許容されない場合、これは ESD ダイオードが最初から電圧をクランプを開始することを意味します。

表 5-2 MSPM0G の絶対最大定格
パラメータ(1)テスト条件 (2)最小値最大値単位
VDD電源電圧VDD ピンで-0.34.1V
VI入力電圧5V 対応のオープン ドレイン ピンに印加-0.35.5V
VI入力電圧任意の通常耐圧ピンに印加-0.3VDD + 0.3 (最大 4.1)V
IVDDVDD ピンに流れ込む電流 (ソース)-40℃ ≦ Tj ≦ 130℃80mA
VDD ピンに流れ込む電流 (ソース)-40℃ ≦ Tj ≦ 85℃100mA
IVSSVSS ピンから流れ出す電流 (シンク)-40℃ ≦ Tj ≦ 130℃80mA
VSS ピンから流れ出す電流 (シンク)-40℃ ≦ Tj ≦ 85℃100mA
IIOSDIO ピンの電流SDIO ピンによってシンクまたはソースされる電流6mA
HS_IO ピンの電流HSIO ピンによってシンクまたはソースされる電流6mA
HDIO ピンの電流HDIO ピンによってシンクまたはソースされる電流20mA
ODIO ピンの電流ODIO ピンによってシンクされる電流20mA
IDサポートされているダイオード電流すべてのデバイス ピンのダイオード電流±2 (3)mA
(1) 絶対最大定格 を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これはストレスの定格のみについての話で、絶対最大定格において、またはこのデータシートの「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを暗に示すものではありません。絶対最大定格の状態に長時間置くと、デバイスの信頼性に影響を及ぼす場合があります。
(2) ボード製造時の半田付けでは、現在の JEDEC J-STD-020 仕様に従い、ピーク リフロー温度が梱包箱またはリール上のデバイス ラベルに記載されている分類を超えなければ、より高い温度になってもかまいません。
(3) PA21 にはテスト目的で内部接続があり、このピンでは注入電流は許容されません。

二つ目は推奨動作条件です。MSPM0 がこの仕様を超えると、回復可能な誤動作が発生する可能性があります。したがって、コンデンサの使用方法については指示に従うことをお勧めします。

表 5-3 推奨動作条件
(3)最小値公称値最大値単位
VDD電源電圧1.623.6V
VCOREVCORE ピンの電圧 (2)1.35V
CVDDVDD と VSS の間に配置されたコンデンサ (1)10μF
CVCOREVCORE と VSS の間に配置されたコンデンサ (1)(2)470nF
(1) CVDD と CVCORE は、それぞれ VDD、VSS 間と VCORE、VSS 間に、本デバイスのピンにできる限り近づけて接続します。  CVDD と CVCORE には、容量値の誤差が ±20% までの精度の低 ESR コンデンサを使う必要があります。
(2) VCORE ピンは、CVCORE にのみ接続する必要があります。  電圧を供給したり、VCORE ピンに外部負荷を加えたりしないでください。
(3) ウェイト状態はシステム コントローラ (SYSCTL) によって自動的に管理されるため、MCLK が高速クロック ソース (HFCLK または SYSPLL からソースされる HSCLK) から供給される場合以外は、アプリケーション ソフトウェアで構成する必要はありません