JAJSVT6A December   2024  – August 2025 LM51770 , LM517701

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 デバイスの比較
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 取り扱い定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 タイミング要件
    7. 6.7 SNVSCL2 の代表的特性
  8. 7 パラメータ測定情報
    1. 7.1 ゲート ドライバの立ち上がり時間と立ち下がり時間
    2. 7.2 ゲート ドライバ デッド (遷移) 時間
  9. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1  パワーオン リセット (POR システム)
      2. 8.3.2  昇降圧制御方式
        1. 8.3.2.1 昇圧モード
        2. 8.3.2.2 降圧モード
        3. 8.3.2.3 昇降圧モード
      3. 8.3.3  パワー セーブ モード
      4. 8.3.4  電源電圧の選択 – VMAX スイッチ
      5. 8.3.5  イネーブルおよび低電圧誤動作防止
      6. 8.3.6  発振器周波数の選択
      7. 8.3.7  周波数同期
      8. 8.3.8  電圧レギュレーション ループ
      9. 8.3.9  出力電圧トラッキング
      10. 8.3.10 スロープ補償
      11. 8.3.11 構成可能なソフトスタート
      12. 8.3.12 ピーク電流センサ
      13. 8.3.13 電流監視および電流制限制御ループ
      14. 8.3.14 短絡保護 - ヒカップ保護
      15. 8.3.15 nFLT ピンと保護機能
      16. 8.3.16 デバイス構成ピン
      17. 8.3.17 デュアル ランダム スペクトラム拡散機能 - DRSS
      18. 8.3.18 ゲート ドライバ
    4. 8.4 デバイスの機能モード
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 設計要件
      2. 9.2.2 詳細な設計手順
        1. 9.2.2.1  WEBENCH ツールによるカスタム設計
        2. 9.2.2.2  周波数
        3. 9.2.2.3  フィードバック ディバイダ
        4. 9.2.2.4  インダクタと電流センス抵抗の選択
        5. 9.2.2.5  スロープ補償
        6. 9.2.2.6  出力コンデンサ
        7. 9.2.2.7  入力コンデンサ
        8. 9.2.2.8  UVLO ディバイダ
        9. 9.2.2.9  ソフトスタート コンデンサ
        10. 9.2.2.10 MOSFET QH1 および QL1
        11. 9.2.2.11 MOSFET QH2 および QL2
        12. 9.2.2.12 出力電圧周波数補償
        13. 9.2.2.13 外付け部品の選択
      3. 9.2.3 アプリケーション曲線
    3. 9.3 システム例
      1. 9.3.1 双方向電力バックアップ
      2. 9.3.2 並列 (マルチフェーズ) 動作
      3. 9.3.3 ロジック レベルのハイサイド ゲート信号を使用した外部ゲート ドライバ
    4. 9.4 電源に関する推奨事項
    5. 9.5 レイアウト
      1. 9.5.1 レイアウトのガイドライン
        1. 9.5.1.1 出力段レイアウト
        2. 9.5.1.2 ゲート ドライバ レイアウト
        3. 9.5.1.3 コントローラのレイアウト
      2. 9.5.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 デバイス サポート
      1. 10.1.1 サード・パーティ製品に関する免責事項
      2. 10.1.2 開発サポート
        1. 10.1.2.1 WEBENCH ツールによるカスタム設計
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 サポート・リソース
    4. 10.4 商標
    5. 10.5 静電気放電に関する注意事項
    6. 10.6 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報
    1.     86

5 ピン構成および機能


LM51770 LM517701 38 ピン DCP HTSSOP ピン配置図

図 5-1 38 ピン DCP HTSSOP ピン配置図
表 5-1 ピン機能 LM51770x
ピン 種類(1) 説明
名称 番号
AGND 17 G デバイスのアナログ グランド
BIAS 1 I VCCバイアス レギュレータへの入力（オプション）。VIN の代わりに外部電源から VCC に電力を供給すると、VIN が高い場合に電力損失を低減できます。

BIAS ピン電源をアプリケーションで使用しない場合は、ピンの GND を接続します
CFG 13 I/O デバイス構成ピン。CFG ピンとの間に抵抗を接続して、スペクトラム拡散 (DRSS)、短絡保護 (ヒカップ モード)、電流制限、電流モニタのデバイス動作を選択します。
COMP 18 O エラー アンプの出力。COMP と AGND との間に接続された外部 RC 回路により、出力電圧帰還ループのレギュレータが補償されます。
CSA 37 I インダクタ ピーク電流センサ正入力。定電流ケルビン接続を使用して、外部電流センス抵抗の正の側に CSA を接続します。
CSB 38 I インダクタ ピーク電流センス負入力。低電流ケルビン接続を使用して、外部電流センス抵抗の負の側に CSB を接続します。
DTRK 10 I 動的出力電圧トラッキング用のデジタル PWM 入力ピン。このピンをフローティングのままにしないでください。この機能を使用しない場合は、ピンを VCC または GND に接続します。
EN/UVLO 4 I イネーブル ピン。ピンはデバイスを有効または無効にします。ピンが 0.6V を下回ると、デバイスはシャットダウンします。ピンが 0.65V を上回ると、デバイスが有効化されます。このピンはデバイスの内部リファレンス電圧回路と入力電圧 UVLO コンパレータ入力のイネーブル ピンです。
FB 19 I 出力電圧レギュレーション用の帰還ピン。コンバータの出力と FB ピンとの間に分圧抵抗回路を接続します。
HB1 35 P 降圧ハーフブリッジのブートストラップ電源ピン。ハイサイド MOSFET ゲート ドライバにバイアスを提供するために、それぞれ HB1 ピンと SW1 に外部コンデンサが必要です。
HO1 34 O 降圧ハーフブリッジのハイサイド ゲート ドライバ出力
HO1_LL 8 O HO1 ゲート信号のロジック レベル出力。このグランド リファレンス PWM 信号は、オプションの外部ゲート ドライバ入力に接続します。この機能を使用しない場合は、このピンに外部接続しないでください。
HB2 26 P 昇圧ハーフブリッジのブートストラップ電源ピン。ハイサイド MOSFET ゲート ドライバにバイアスを提供するために、それぞれ HB2 ピンと SW2 に外部コンデンサが必要です。
HO2 27 O 昇圧ハーフブリッジのハイサイド ゲート ドライバ出力
HO2_LL 9 O HO2 ゲート信号のロジック レベル出力。このグランド リファレンス PWM 信号は、オプションの外部ゲート ドライバ入力に接続します。この機能を使用しない場合は、このピンに外部接続しないでください。
IMONOUT 6 O 電流モニタ出力ピン。オプションの電流モニタの電圧制御電流源の出力。ピンを抵抗に接続して、両端の電圧を検出します。出力または入力の電流センス アンプが電流リミッタとして構成されている場合、IMONOUT と AGND との間に接続された外部 RC ネットワークにより、電流帰還ループのレギュレータが補償されます。

IMONOUT ピンを VCC に接続すると、ブロックが無効になり、静止電流が低減します
ISNSN 22 I 出力または入力電流センス アンプの負のセンス入力。ISNSN と ISNSP の間に接続されるオプションの電流センス抵抗は、電力段の入力側または出力側に配置できます。

電流監視が無効になっている場合は、ISNSN をグランドに接続します
ISNSP 23 I 出力または入力電流センス アンプの正のセンス入力。ISNSN と ISNSP の間に接続されるオプションの電流センス抵抗は、電力段の入力側または出力側に配置できます。

電流監視が無効になっている場合は、ISNSN をグランドに接続します
LO1 32 O 降圧ハーフブリッジのローサイド ゲート ドライバ出力
LO2 29 O 昇圧ハーフブリッジのローサイド ゲート ドライバ出力
モード 12 I デバイス動作モードを選択するためのデジタル入力。このピンが low にプルされると、パワー セーブ モード (PSM) がイネーブルになります。このピンが high になると、強制 PWM または CCM 動作がイネーブルになります。この構成は、動作中に動的に変更できます。このピンをフローティングのままにしないでください。
NC 2 NC 内部接続なし
NC 5 NC 内部接続なし
NC 21 NC 内部接続なし
NC 24 NC 内部接続なし
NC 28 NC 内部接続なし
NC 33 NC 内部接続なし
nFLT 7 O 障害表示または電源正常用のオープン ドレイン出力ピン。このピンは、FB が公称出力電圧のレギュレーション ウィンドウの周囲で ±10% のレギュレーション範囲を外れているとき、low にプルされます。

nFLT ピンの機能を使用しない場合、このピンをフローティングのままにできます。
PowerPAD PAD G PowerPAD をアナログ グランドに接続します。サーマル ビアを使用して PCB のグランド プレーンに接続することで、電力消費能力を向上できます。
PGND 30 G 電源グランド。このピンは、ローサイド ゲート ドライバおよび内部 VCC レギュレータへの高電流グランド接続です。
RT 15 I/O スイッチング周波数のプログラミング用ピン。RT ピンと AGND に外部抵抗を接続して、スイッチング周波数を設定します。
SLOPE 14 I SLOPE ピンと AGND との間に抵抗を接続することで、降圧モードと昇圧モードの両方で安定した電流モード動作のためのスロープ補償ランプが提供されます。
SS/ATRK 16 I/O ソフトスタート プログラミング ピン。SSピンとAGNDピンの間に接続するコンデンサによって、ソフト スタート時間をプログラミングします。アナログ出力電圧トラッキング ピン。VOUT のレギュレーション目標は、このピンを可変のリファレンス電圧 (デジタル/アナログ コンバータなど) に接続することでプログラムできます。内部回路により、ピンに印加される最低電圧が選択されます。
SW1 36 P 降圧ハーフブリッジのインダクタスイッチノード
SW2 25 P 昇圧ハーフブリッジのインダクタ スイッチ ノード
SYNC 11 I 同期クロック入力。内部発振器は、動作中に外部クロックと同期可能です。出力または入力の電流センス アンプが電流リミッタ プルとして構成されている場合、このピンは起動時に low になり、デバイスは電流制限方向を負極性に切り替えます。このピンをフローティングのままにしないでください。この機能を使用しない場合は、ピンを VCC に接続します。
VCC 31 P 内部リニア バイアス レギュレータ出力。VCC と PGND の間にセラミック デカップリング コンデンサを接続します。
VIN 3 I 本デバイスの入力電源とセンス入力。VIN を電力段の電源電圧に接続します。
VOUT 20 I VOUT 検出入力。電力段の出力レールに接続します。
(1) I = 入力、O = 出力、I/O = 入力または出力、G = グランド、P = 電源、NC = 未接続