JAJSVT6A December   2024  – August 2025 LM51770 , LM517701

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 デバイスの比較
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 取り扱い定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 タイミング要件
    7. 6.7 SNVSCL2 の代表的特性
  8. 7 パラメータ測定情報
    1. 7.1 ゲート ドライバの立ち上がり時間と立ち下がり時間
    2. 7.2 ゲート ドライバ デッド (遷移) 時間
  9. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1  パワーオン リセット (POR システム)
      2. 8.3.2  昇降圧制御方式
        1. 8.3.2.1 昇圧モード
        2. 8.3.2.2 降圧モード
        3. 8.3.2.3 昇降圧モード
      3. 8.3.3  パワー セーブ モード
      4. 8.3.4  電源電圧の選択 – VMAX スイッチ
      5. 8.3.5  イネーブルおよび低電圧誤動作防止
      6. 8.3.6  発振器周波数の選択
      7. 8.3.7  周波数同期
      8. 8.3.8  電圧レギュレーション ループ
      9. 8.3.9  出力電圧トラッキング
      10. 8.3.10 スロープ補償
      11. 8.3.11 構成可能なソフトスタート
      12. 8.3.12 ピーク電流センサ
      13. 8.3.13 電流監視および電流制限制御ループ
      14. 8.3.14 短絡保護 - ヒカップ保護
      15. 8.3.15 nFLT ピンと保護機能
      16. 8.3.16 デバイス構成ピン
      17. 8.3.17 デュアル ランダム スペクトラム拡散機能 - DRSS
      18. 8.3.18 ゲート ドライバ
    4. 8.4 デバイスの機能モード
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 設計要件
      2. 9.2.2 詳細な設計手順
        1. 9.2.2.1  WEBENCH ツールによるカスタム設計
        2. 9.2.2.2  周波数
        3. 9.2.2.3  フィードバック ディバイダ
        4. 9.2.2.4  インダクタと電流センス抵抗の選択
        5. 9.2.2.5  スロープ補償
        6. 9.2.2.6  出力コンデンサ
        7. 9.2.2.7  入力コンデンサ
        8. 9.2.2.8  UVLO ディバイダ
        9. 9.2.2.9  ソフトスタート コンデンサ
        10. 9.2.2.10 MOSFET QH1 および QL1
        11. 9.2.2.11 MOSFET QH2 および QL2
        12. 9.2.2.12 出力電圧周波数補償
        13. 9.2.2.13 外付け部品の選択
      3. 9.2.3 アプリケーション曲線
    3. 9.3 システム例
      1. 9.3.1 双方向電力バックアップ
      2. 9.3.2 並列 (マルチフェーズ) 動作
      3. 9.3.3 ロジック レベルのハイサイド ゲート信号を使用した外部ゲート ドライバ
    4. 9.4 電源に関する推奨事項
    5. 9.5 レイアウト
      1. 9.5.1 レイアウトのガイドライン
        1. 9.5.1.1 出力段レイアウト
        2. 9.5.1.2 ゲート ドライバ レイアウト
        3. 9.5.1.3 コントローラのレイアウト
      2. 9.5.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 デバイス サポート
      1. 10.1.1 サード・パーティ製品に関する免責事項
      2. 10.1.2 開発サポート
        1. 10.1.2.1 WEBENCH ツールによるカスタム設計
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 サポート・リソース
    4. 10.4 商標
    5. 10.5 静電気放電に関する注意事項
    6. 10.6 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報
    1.     86

8.3.3 パワー セーブ モード

MODE ピンが low の場合、パワー セーブ モード (PSM) が有効になります。この動作モードでは、スイッチング動作が低下し、効率が最大化されます。MODE ピンが high の場合、パワー セーブ モードはディセーブルです。その後、コンバータは連続導通モード (CCM) または強制 PWM モード (fPWM) で動作します。

PFM 昇圧、降圧、昇降圧モードでは、コンバータは定義された最小ピーク電流まで動作します。この最小電流 (PSM エントリ スレッショルド) に達すると、PWM は動作を単一パルスに変化させます。単一パルス動作は、3 つの状態 (I、II、III) すべてで構成されます。単一パルス動作におけるデューティ サイクルは、タイマ ベースであり、VIN と VOUT のさまざまなセンス電圧に対応しています。出力電圧リップルを小さくするため、コンバータの変調方式では、PSM エントリ スレッショルド以下のスイッチング動作に 1 つまたは複数の単一パルスを使用します。

インダクタ電流 (負荷電流) がさらに減少すると、単一パルスの周波数は、選択されたスイッチング周波数の約 1/4 に低下します。インダクタ (負荷電流) がさらに減少すると、負荷により消費されるエネルギーが、スイッチング中にコンバータが生成するエネルギーよりも小さいため、出力電圧が上昇します。VO が増加すると、電圧レギュレーション ループがその増加を検出し、デバイスをスリープ モード (uSleep) にします。

usleep モードでは、両方のローサイドがオンになり、HB1 と HB2 のハイサイド ゲート電源を充電します。その他の内部回路は部分的にオフになっており、コンバータの消費電流を可能な限り最小限に抑えることができます。出力電圧が公称出力電圧設定点に達した場合、短いウェークアップ時間の後にスイッチング動作が再度開始されます。

LM51770 LM517701 パワー セーブ モード (スリープ有効) のタイミング図図 8-5 パワー セーブ モード (スリープ有効) のタイミング図

SYNC ピン上の推奨範囲内の信号が印加された場合、デバイスは uSleep モードには移行しません。この動作により、クロック同期が使用されると、内部 PLL は動作中に維持され、負荷の変化にすばやく反応します。単一パルス間の一時停止は同じままですが、クロック同期信号の静止電流は、uSleep の通常動作よりも高くなります。

PSM — ACM (自動導通モード) は、LM51770 4 スイッチ昇降圧動作用の大出力電流のパワー セーブ モードです。負荷が PSM エントリ スレッショルドを超える昇降圧動作領域では、スイッチング パルスがスキップされ、制御は ACM に入ります。この場合、このデバイスのレギュレーションは状態IIを維持し、電力段の出力に入力を導通します。必要に応じて、制御が状態 I または状態 III の最小時間でスイッチング動作を開始し、電圧レギュレーション ループで要求されるようにインダクタ電流を維持します。したがって、出力電圧は依然として完全にレギュレートされ、本デバイスは OCP などのすべての保護機能を維持します。

LM51770 LM517701 デフォルトのレジスタ設定を使用した PSM の機能状態図図 8-6 デフォルトのレジスタ設定を使用した PSM の機能状態図