JAJSVT6A
December 2024 – August 2025
LM51770
,
LM517701
PRODUCTION DATA
1
1
特長
2
アプリケーション
3
説明
4
デバイスの比較
5
ピン構成および機能
6
仕様
6.1
絶対最大定格
6.2
取り扱い定格
6.3
推奨動作条件
6.4
熱に関する情報
6.5
電気的特性
6.6
タイミング要件
6.7
SNVSCL2 の代表的特性
7
パラメータ測定情報
7.1
ゲート ドライバの立ち上がり時間と立ち下がり時間
7.2
ゲート ドライバ デッド (遷移) 時間
8
詳細説明
8.1
概要
8.2
機能ブロック図
8.3
機能説明
8.3.1
パワーオン リセット (POR システム)
8.3.2
昇降圧制御方式
8.3.2.1
昇圧モード
8.3.2.2
降圧モード
8.3.2.3
昇降圧モード
8.3.3
パワー セーブ モード
8.3.4
電源電圧の選択 – VMAX スイッチ
8.3.5
イネーブルおよび低電圧誤動作防止
8.3.6
発振器周波数の選択
8.3.7
周波数同期
8.3.8
電圧レギュレーション ループ
8.3.9
出力電圧トラッキング
8.3.10
スロープ補償
8.3.11
構成可能なソフトスタート
8.3.12
ピーク電流センサ
8.3.13
電流監視および電流制限制御ループ
8.3.14
短絡保護 - ヒカップ保護
8.3.15
nFLT ピンと保護機能
8.3.16
デバイス構成ピン
8.3.17
デュアル ランダム スペクトラム拡散機能 - DRSS
8.3.18
ゲート ドライバ
8.4
デバイスの機能モード
9
アプリケーションと実装
9.1
アプリケーション情報
9.2
代表的なアプリケーション
9.2.1
設計要件
9.2.2
詳細な設計手順
9.2.2.1
WEBENCH ツールによるカスタム設計
9.2.2.2
周波数
9.2.2.3
フィードバック ディバイダ
9.2.2.4
インダクタと電流センス抵抗の選択
9.2.2.5
スロープ補償
9.2.2.6
出力コンデンサ
9.2.2.7
入力コンデンサ
9.2.2.8
UVLO ディバイダ
9.2.2.9
ソフトスタート コンデンサ
9.2.2.10
MOSFET QH1 および QL1
9.2.2.11
MOSFET QH2 および QL2
9.2.2.12
出力電圧周波数補償
9.2.2.13
外付け部品の選択
9.2.3
アプリケーション曲線
9.3
システム例
9.3.1
双方向電力バックアップ
9.3.2
並列 (マルチフェーズ) 動作
9.3.3
ロジック レベルのハイサイド ゲート信号を使用した外部ゲート ドライバ
9.4
電源に関する推奨事項
9.5
レイアウト
9.5.1
レイアウトのガイドライン
9.5.1.1
出力段レイアウト
9.5.1.2
ゲート ドライバ レイアウト
9.5.1.3
コントローラのレイアウト
9.5.2
レイアウト例
10
デバイスおよびドキュメントのサポート
10.1
デバイス サポート
10.1.1
サード・パーティ製品に関する免責事項
10.1.2
開発サポート
10.1.2.1
WEBENCH ツールによるカスタム設計
10.2
ドキュメントの更新通知を受け取る方法
10.3
サポート・リソース
10.4
商標
10.5
静電気放電に関する注意事項
10.6
用語集
11
改訂履歴
12
メカニカル、パッケージ、および注文情報
86
9.3.3
ロジック レベルのハイサイド ゲート信号を使用した外部ゲート ドライバ
図 9-19
ハイサイド ゲート信号のロジック レベル出力 HOx_LL 信号を使用した外部ゲート ドライバの概略回路図