ホーム アンプ オペアンプ (OP アンプ) 汎用オペアンプ
ホーム
アンプ
オペアンプ (OP アンプ)
汎用オペアンプ

LF156QML

アクティブ

QML 認証取得済み、ミリタリー グレード、シングル、40V、5MHz、FET 入力オペアンプ

ご注文はこちら
データシート

LF156QML

アクティブ
データシート ご注文はこちら

製品詳細

Number of channels 1 Total supply voltage (+5 V = 5, ±5 V = 10) (max) (V) 44 Total supply voltage (+5 V = 5, ±5 V = 10) (min) (V) 10 Rail-to-rail No GBW (typ) (MHz) 5 Slew rate (typ) (V/µs) 12 Vos (offset voltage at 25°C) (max) (mV) 5 Iq per channel (typ) (mA) 5 Vn at 1 kHz (typ) (nV√Hz) 12 Rating Military Operating temperature range (°C) -55 to 125 Offset drift (typ) (µV/°C) 5 Input bias current (max) (pA) 100 CMRR (typ) (dB) 100 Iout (typ) (A) 0.025 Architecture FET Input common mode headroom (to negative supply) (typ) (V) 3 Input common mode headroom (to positive supply) (typ) (V) 0.1 Output swing headroom (to negative supply) (typ) (V) 2 Output swing headroom (to positive supply) (typ) (V) -2
Number of channels 1 Total supply voltage (+5 V = 5, ±5 V = 10) (max) (V) 44 Total supply voltage (+5 V = 5, ±5 V = 10) (min) (V) 10 Rail-to-rail No GBW (typ) (MHz) 5 Slew rate (typ) (V/µs) 12 Vos (offset voltage at 25°C) (max) (mV) 5 Iq per channel (typ) (mA) 5 Vn at 1 kHz (typ) (nV√Hz) 12 Rating Military Operating temperature range (°C) -55 to 125 Offset drift (typ) (µV/°C) 5 Input bias current (max) (pA) 100 CMRR (typ) (dB) 100 Iout (typ) (A) 0.025 Architecture FET Input common mode headroom (to negative supply) (typ) (V) 3 Input common mode headroom (to positive supply) (typ) (V) 0.1 Output swing headroom (to negative supply) (typ) (V) 2 Output swing headroom (to positive supply) (typ) (V) -2
TO-CAN (LMC) 8 80.2816 mm² 8.96 x 8.96
  • Advantages
    • Replace Expensive Hybrid and Module FET Op Amps
    • Rugged JFETs Allow Blow-Out Free Handling Compared with MOSFET Input Devices
    • Excellent for Low Noise Applications Using Either High or Low Source Impedance—Very Low 1/f Corner
    • Offset Adjust Does Not Degrade Drift or Common-Mode Rejection as in Most Monolithic Amplifiers
    • New Output Stage Allows Use of Large Capacitive Loads (5,000 pF) Without Stability Problems
    • Internal Compensation and Large Differential Input Voltage Capability

Common Features

  • Low Input Bias Current: 30pA
  • Low Input Offset Current: 3pA
  • High Input Impedance: 1012Ω
  • Low Input Noise Current: 0.01 pA / √Hz
  • High Common-Mode Rejection Ratio: 100 dB
  • Large DC Voltage Gain: 106 dB

Uncommon Features

  • Extremely Fast Settling
    • Time to 0.01% 1.5μs
  • Fast Slew Rate 12V/µs
  • Wide Gain Bandwidth 5MHz
  • Low Input Noise Voltage 12 nV / √Hz

All trademarks are the property of their respective owners.

  • Advantages
    • Replace Expensive Hybrid and Module FET Op Amps
    • Rugged JFETs Allow Blow-Out Free Handling Compared with MOSFET Input Devices
    • Excellent for Low Noise Applications Using Either High or Low Source Impedance—Very Low 1/f Corner
    • Offset Adjust Does Not Degrade Drift or Common-Mode Rejection as in Most Monolithic Amplifiers
    • New Output Stage Allows Use of Large Capacitive Loads (5,000 pF) Without Stability Problems
    • Internal Compensation and Large Differential Input Voltage Capability

Common Features

  • Low Input Bias Current: 30pA
  • Low Input Offset Current: 3pA
  • High Input Impedance: 1012Ω
  • Low Input Noise Current: 0.01 pA / √Hz
  • High Common-Mode Rejection Ratio: 100 dB
  • Large DC Voltage Gain: 106 dB

Uncommon Features

  • Extremely Fast Settling
    • Time to 0.01% 1.5μs
  • Fast Slew Rate 12V/µs
  • Wide Gain Bandwidth 5MHz
  • Low Input Noise Voltage 12 nV / √Hz

All trademarks are the property of their respective owners.

This is the first monolithic JFET input operational amplifier to incorporate well matched, high voltage JFETs on the same chip with standard bipolar transistors (BI-FET™ Technology). This amplifier features low input bias and offset currents/low offset voltage and offset voltage drift, coupled with offset adjust which does not degrade drift or common-mode rejection. The device is also designed for high slew rate, wide bandwidth, extremely fast settling time, low voltage and current noise and a low 1/f noise corner.

This is the first monolithic JFET input operational amplifier to incorporate well matched, high voltage JFETs on the same chip with standard bipolar transistors (BI-FET™ Technology). This amplifier features low input bias and offset currents/low offset voltage and offset voltage drift, coupled with offset adjust which does not degrade drift or common-mode rejection. The device is also designed for high slew rate, wide bandwidth, extremely fast settling time, low voltage and current noise and a low 1/f noise corner.
filter その他の 汎用オペアンプ を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
7 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート LF156QML JFET Input Operational Amplifiers データシート (Rev. A) 2013年 3月 25日
e-Book（PDF） The Signal - オペアンプ設計ブログ集 英語版 2018年 3月 23日
その他の技術資料 Die D/S LF156 MD8 MCD2280A JFET Input Op Amps 2012年 12月 20日
その他の技術資料 Die D/S LF156 MD8 MCD2510A JFET Input Op Amps 2012年 12月 20日
その他の技術資料 Die D/S LF156 MD8 MW8 JFET Input Op Amps 2012年 12月 20日
その他の技術資料 Die D/S LF156 MW8 MCD2500A JFET Input Op Amps 2012年 12月 20日
その他の技術資料 Die D/S LF156 MD8 Jfet Input Op Amps 2012年 9月 7日

設計および開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

計算ツール

ANALOG-ENGINEER-CALC — アナログ技術者向けカリキュレータ

アナログ・エンジニア向けカリキュレータは、アナログ回路設計エンジニアが日常的に繰り返し行っている計算の多くを迅速化します。この PC ベース・ツールはグラフィカル・インターフェイスにより、帰還抵抗を使用したオペアンプのゲイン設定から、A/D コンバータ（ADC）のドライブ・バッファ回路の安定化に最適な部品の選択に至るまで、一般的に行われている各種計算のリストを表示します。スタンドアロン・ツールとして使用できるほか、『アナログ回路設計式一覧ポケット・ガイド』で説明されているコンセプトと組み合わせることもできます。
View Options
設計ツール

CIRCUIT060013 — T ネットワーク帰還回路搭載、反転アンプ

このデザインは入力信号 VIN を反転し、1000V/V 言い換えると 60dB の信号ゲインを達成します。T 帰還回路搭載の反転アンプは、値が小さい R4 や値が大きい帰還抵抗なしで高いゲインを取得するために使用できます。
View Options
設計ツール

CIRCUIT060015 — 調整可能なリファレンス電圧回路

この回路は、反転と非反転のアンプ回路を 1 つに組み合わせ、入力電圧の負の値から入力電圧までの可変の基準電圧を生成します。ゲインを増加して、負の最高基準電圧のレベルを増やすこともできます。
View Options
設計ツール

CIRCUIT060074 — コンパレータによるハイサイド電流センシング回路

このハイサイド電流センシング・ソリューションは、レール・ツー・レール入力同相範囲に対応している 1 個のコンパレータを使用し、負荷電流が 1A を上回った合にコンパレータの出力端子 (COMP OUT) で過電流アラート (OC-Alert) 信号を生成します。この実装は、OC-Alert 信号をアクティブ・ローに設定しています。したがって、1A のスレッショルドを上回ったときに、コンパレータの出力がローになります。負荷電流が 0.5 A (50% 減少) に低下すると OC-Alert が論理 HIGH (...)
View Options
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI (...)
リクエスト
シミュレーション・ツール

TINA-TI — SPICE ベースのアナログ・シミュレーション・プログラム

TINA-TI は、DC 解析、過渡解析、周波数ドメイン解析など、SPICE の標準的な機能すべてを搭載しています。TINA には多彩な後処理機能があり、結果を必要なフォーマットにすることができます。仮想計測機能を使用すると、入力波形を選択し、回路ノードの電圧や波形を仮想的に測定することができます。TINA の回路キャプチャ機能は非常に直観的であり、「クイックスタート」を実現できます。

TINA-TI をインストールするには、約 500MB が必要です。インストールは簡単です。必要に応じてアンインストールも可能です。(そのようなことはないと思いますが)

TINA は DesignSoft (...)

ユーザー ガイド: PDF
英語版 (Rev.A): PDF
View Options
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
TO-CAN (LMC) 8 Ultra Librarian
TI の評価品に関する標準契約約款が適用されます。

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用原材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報：
  • ファブの拠点
  • 組み立てを実施した拠点

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ