製品詳細

Number of channels (#) 1 Total supply voltage (Max) (+5V=5, +/-5V=10) 36 Total supply voltage (Min) (+5V=5, +/-5V=10) 10 Rail-to-rail In to V+ GBW (Typ) (MHz) 5 Slew rate (Typ) (V/us) 12 Vos (offset voltage @ 25 C) (Max) (mV) 10 Iq per channel (Typ) (mA) 5 Vn at 1 kHz (Typ) (nV/rtHz) 12 Rating Catalog Operating temperature range (C) 0 to 70 Offset drift (Typ) (uV/C) 3 Features Input bias current (Max) (pA) 8000 CMRR (Typ) (dB) 100 Output current (Typ) (mA) 25 Architecture FET
Number of channels (#) 1 Total supply voltage (Max) (+5V=5, +/-5V=10) 36 Total supply voltage (Min) (+5V=5, +/-5V=10) 10 Rail-to-rail In to V+ GBW (Typ) (MHz) 5 Slew rate (Typ) (V/us) 12 Vos (offset voltage @ 25 C) (Max) (mV) 10 Iq per channel (Typ) (mA) 5 Vn at 1 kHz (Typ) (nV/rtHz) 12 Rating Catalog Operating temperature range (C) 0 to 70 Offset drift (Typ) (uV/C) 3 Features Input bias current (Max) (pA) 8000 CMRR (Typ) (dB) 100 Output current (Typ) (mA) 25 Architecture FET
PDIP (P) 8 93 mm² 9.81 x 9.43 SOIC (D) 8 19 mm² 4.9 x 3.9
  • Advantages
    • Replace Expensive Hybrid and Module FET
      Op Amps
    • Rugged JFETs Allow Blow-Out Free Handling
      Compared With MOSFET Input Devices
    • Excellent for Low Noise Applications Using
      Either High or Low Source Impedance–Very
      Low 1/f Corner
    • Offset Adjust Does Not Degrade Drift or
      Common-Mode Rejection as in Most
      Monolithic Amplifiers
    • New Output Stage Allows Use of Large
      Capacitive Loads (5,000 pF) Without Stability
      Problems
    • Internal Compensation and Large Differential
      Input Voltage Capability
  • Common Features
    • Low Input Bias Current: 30 pA
    • Low Input Offset Current: 3 pA
    • High Input Impedance: 1012 Ω
    • Low Input Noise Current: 0.01 pA/√Hz
    • High Common-Mode Rejection Ratio: 100 dB
    • Large DC Voltage Gain: 106 dB
  • Uncommon Features
    • Extremely Fast Settling Time to 0.01%:
      • 4 µs for the LFx55 devices
      • 1.5 µs for the LFx56
      • 1.5 µs for the LFx57 (AV = 5)
    • Fast Slew Rate:
      • 5 V/µs for the LFx55
      • 12 V/µs for the LFx56
      • 50 V/µs for the LFx57 (AV = 5)
    • Wide Gain Bandwidth:
      • 2.5 MHz for the LFx55 devices
      • 5 MHz for the LFx56
      • 20 MHz for the LFx57 (AV = 5)
    • Low Input Noise Voltage:
      • 20 nV/√Hz for the LFx55
      • 12 nV/√Hz for the LFx56
      • 12 nV/√Hz for the LFx57 (AV = 5)
  • Advantages
    • Replace Expensive Hybrid and Module FET
      Op Amps
    • Rugged JFETs Allow Blow-Out Free Handling
      Compared With MOSFET Input Devices
    • Excellent for Low Noise Applications Using
      Either High or Low Source Impedance–Very
      Low 1/f Corner
    • Offset Adjust Does Not Degrade Drift or
      Common-Mode Rejection as in Most
      Monolithic Amplifiers
    • New Output Stage Allows Use of Large
      Capacitive Loads (5,000 pF) Without Stability
      Problems
    • Internal Compensation and Large Differential
      Input Voltage Capability
  • Common Features
    • Low Input Bias Current: 30 pA
    • Low Input Offset Current: 3 pA
    • High Input Impedance: 1012 Ω
    • Low Input Noise Current: 0.01 pA/√Hz
    • High Common-Mode Rejection Ratio: 100 dB
    • Large DC Voltage Gain: 106 dB
  • Uncommon Features
    • Extremely Fast Settling Time to 0.01%:
      • 4 µs for the LFx55 devices
      • 1.5 µs for the LFx56
      • 1.5 µs for the LFx57 (AV = 5)
    • Fast Slew Rate:
      • 5 V/µs for the LFx55
      • 12 V/µs for the LFx56
      • 50 V/µs for the LFx57 (AV = 5)
    • Wide Gain Bandwidth:
      • 2.5 MHz for the LFx55 devices
      • 5 MHz for the LFx56
      • 20 MHz for the LFx57 (AV = 5)
    • Low Input Noise Voltage:
      • 20 nV/√Hz for the LFx55
      • 12 nV/√Hz for the LFx56
      • 12 nV/√Hz for the LFx57 (AV = 5)

The LFx5x devices are the first monolithic JFET input operational amplifiers to incorporate well-matched, high-voltage JFETs on the same chip with standard bipolar transistors (BI-FET™ Technology). These amplifiers feature low input bias and offset currents/low offset voltage and offset voltage drift, coupled with offset adjust, which does not degrade drift or common-mode rejection. The devices are also designed for high slew rate, wide bandwidth, extremely fast settling time, low voltage and current noise and a low 1/f noise corner.

The LFx5x devices are the first monolithic JFET input operational amplifiers to incorporate well-matched, high-voltage JFETs on the same chip with standard bipolar transistors (BI-FET™ Technology). These amplifiers feature low input bias and offset currents/low offset voltage and offset voltage drift, coupled with offset adjust, which does not degrade drift or common-mode rejection. The devices are also designed for high slew rate, wide bandwidth, extremely fast settling time, low voltage and current noise and a low 1/f noise corner.

ダウンロード

お客様が関心を持ちそうな類似製品

open-in-new 製品の比較
比較対象デバイスにアップグレード機能を搭載した、ドロップ・イン代替製品。
TL071H アクティブ Single, 40-V, 5-MHz, 4-mV offset voltage, 20-V/µs, In to V+ op amp with -40°C to 125°C operation Wider temperature range (-40°C to 125°C), higher slew rate (20 V/us), wider voltage range (4.5 V to 40 V) and improved offset voltage and drift
TL081H アクティブ -40℃ ~ 125℃ の動作温度範囲、シングル、40V、5.25MHz、4mV オフセット電圧、20V/μs、入力電圧から V+ までの電圧範囲に対応するオペアンプ Wider temperature range (-40°C to 125°C), higher slew rate (20 V/us), wider voltage range (4.5 V to 40 V) and improved offset voltage and drift

技術資料

star = TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
15 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート LFx5x JFET Input Operational Amplifiers データシート (Rev. D) PDF | HTML 2015年 11月 30日
技術記事 What is an op amp? 2020年 1月 21日
e-Book(PDF) The Signal - オペアンプ設計ブログ集 英語版をダウンロード 2018年 3月 23日
技術記事 How to lay out a PCB for high-performance, low-side current-sensing designs 2018年 2月 6日
技術記事 Low-side current sensing for high-performance cost-sensitive applications 2018年 1月 22日
技術記事 Voltage and current sensing in HEV/EV applications 2017年 11月 22日
アプリケーション・ノート AN-272 Op Amp Booster Designs (Rev. B) 2013年 4月 23日
アプリケーション・ノート AN-263 Sine Wave Generation Techniques (Rev. C) 2013年 4月 22日
アプリケーション・ノート Effect of Heavy Loads on Accuracy & Linearity of Op Amp Circuits (Rev. B) 2013年 4月 22日
アプリケーション・ノート Data Acq Using ADC0816 & ADC0817 8-Bit ADC w/On-Chip 16 Chan Multiplexr 2004年 5月 10日
アプリケーション・ノート Application Note 293 Control Applications of CMOS DACs 2004年 5月 10日
アプリケーション・ノート Application Note 253 LH0024 and LH0032 High Speed Op Amp Applications 2004年 5月 2日
アプリケーション・ノート Application Note 275 CMOS D/A Converters Match Most Microprocessors 2004年 5月 2日
アプリケーション・ノート Application Note 447 Protection Schemes for BI-FET Amplifiers and Switches 2004年 5月 2日
アプリケーション・ノート Get Fast Stable Response From Improved Unity-Gain Followers 2002年 10月 2日

設計および開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

評価ボード

DIP-ADAPTER-EVM — DIP アダプタの評価基板

DIP-Adapter-EVM は、オペアンプの迅速なプロトタイプ製作とテストを可能にする評価基板です。小型の表面実装 IC とのインターフェイスを迅速、容易、低コストで実現します。付属の Samtec 端子ストリップか、回路への直接配線により、サポートされているオペアンプを接続できます。

DIP-Adapter-EVM キットは、業界標準の最も一般的なパッケージをサポートしています:

  • D と U(SOIC-8)
  • PW(TSSOP-8)
  • DGK(MSOP-8、VSSOP-8)
  • DBV(SOT23-6、SOT23-5、SOT23-3)
  • DCK(SC70-6、SC70-5)
  • DRL(SOT563-6)
TI.com で取り扱いなし
シミュレーション・モデル

LF356 PSPICE Model LF356 PSPICE Model

シミュレーション・ツール

PSPICE-FOR-TI TI Design / シミュレーション・ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI (...)
シミュレーション・ツール

TINA-TI SPICE ベースのアナログ・シミュレーション・プログラム

TINA-TI は、DC 解析、過渡解析、周波数ドメイン解析など、SPICE の標準的な機能すべてを搭載しています。TINA には多彩な後処理機能があり、結果を必要なフォーマットにすることができます。仮想計測機能を使用すると、入力波形を選択し、回路ノードの電圧や波形を仮想的に測定することができます。TINA の回路キャプチャ機能は非常に直観的であり、「クイックスタート」を実現できます。

TINA-TI をインストールするには、約 500MB が必要です。インストールは簡単です。必要に応じてアンインストールも可能です。(そのようなことはないと思いますが)

TINA は DesignSoft (...)

計算ツール

ANALOG-ENGINEER-CALC アナログ技術者向けカリキュレータ

アナログ・エンジニア向けカリキュレータは、アナログ回路設計エンジニアが日常的に繰り返し行っている計算の多くを迅速化します。この PC ベース・ツールはグラフィカル・インターフェイスにより、帰還抵抗を使用したオペアンプのゲイン設定から、A/D コンバータ(ADC)のドライブ・バッファ回路の安定化に最適な部品の選択に至るまで、一般的に行われている各種計算のリストを表示します。スタンドアロン・ツールとして使用できるほか、『アナログ回路設計式一覧ポケット・ガイド』で説明されているコンセプトと組み合わせることもできます。
lock = エクスポートの承認が必要 (1 分)
設計ツール

CIRCUIT060013 Inverting amplifier with T-network feedback circuit

この設計は入力信号、VIN を反転し、信号ゲイン 1000V/V または 60dB を適用します。T 帰還回路搭載の反転アンプは、値が小さい R4 や値が大きい帰還抵抗なしで高いゲインを取得するために使用できます。
設計ツール

CIRCUIT060015 調整可能なリファレンス電圧回路

この回路は、反転と非反転のアンプ回路を 1 つに組み合わせ、入力電圧の負の値から入力電圧までの可変の基準電圧を生成します。ゲインを増加して、負の最高基準電圧のレベルを増やすこともできます。
設計ツール

CIRCUIT060074 コンパレータによるハイサイド電流センシング回路

このハイサイド電流センシング・ソリューションは、レール・ツー・レール入力同相範囲に対応している 1 個のコンパレータを使用し、負荷電流が 1A を上回った合にコンパレータの出力端子 (COMP OUT) で過電流アラート (OC-Alert) 信号を生成します。この実装は、OC-Alert 信号をアクティブ・ローに設定しています。したがって、1A のスレッショルドを上回ったときに、コンパレータの出力がローになります。負荷電流が 0.5 A (50% 減少) に低下すると OC-Alert が論理 HIGH (...)
パッケージ ピン数 ダウンロード
PDIP (P) 8 オプションの表示
SOIC (D) 8 オプションの表示

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL rating / リフローピーク温度
  • MTBF/FIT 推定値
  • 原材料組成
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ