LMX1205
- 出力周波数：300MHz～12.8GHz
- 最大 60ps (分解能 1.1ps) のノイズの無い可変入力遅延
- 最大 55ps (分解能 0.9ps) の個別の可変出力遅延
- 超低ノイズ
- ノイズ･フロア：6GHz 出力で -159dBc/Hz
- 付加ジッタ (DC～fCLK)：36fs
- 付加ジッタ (100Hz～100MHz)：10fs
- 対応する SYSREF 出力を備えた 4 つの高周波クロック
- 共有分周比は 1 （バイパス）、 2 、 3 、 4 、 5 、 6 、 7 、 8
- 共有プログラマブル乗算器 (x2、x3、x4、x5、x6、x7、x8)
- LOGICLK 出力、対応する SYSREF 出力付き
- 個別の分周バンク上
- 1、2、4 プリデバイダ
- 1 (バイパス)、 2 、…、 1023 ポストディバイダ
- 追加の分周器 (1、2、4、8) を内蔵した 2 番目のロジック クロック オプション
- 6 つのプログラム可能な出力電力レベル
- 同期された SYSREF クロック出力
- 508 遅延ステップの調整は、12.8GHz で 2.5ps 未満
- ジェネレータ、リピータ、およびリピータのリタイムモード
- SYSREFREQ ピンのウィンドウ処理機能によりタイミングを最適化します
- すべてのデバイダおよび複数のデバイスに対する SYNC 機能
- 動作電圧2.5 V
- 動作温度：-40℃～85℃
高周波数への対応や非常に小さなジッタ、プログラム可能なクロック入力および出力遅延を持ったこのデバイスは、信号対雑音比の劣化なく、高精度クロック、高周波データ コンバータを容易に実現できます。4 つの高周波クロック出力のそれぞれと、より大きな分周器範囲を持つ追加の LOGICLK 出力は、SYSREF 出力クロック信号と対になります。JESD204B/C インターフェイスの SYSREF 信号は、内部で生成するか、入力として渡されて、デバイス クロックに再度クロックされます。高周波クロック入力の入力パスおよび個別のクロック出力パスでのノイズのない遅延調整により、マルチチャネル システムで低スキュー クロックを保証します。データ コンバータのクロック供給アプリケーションでは、クロックのジッタをデータ コンバータのアパーチャ ジッタよりも小さくすることが重要です。5 つ以上のデータ コンバータにクロックを供給する必要があるアプリケーションでは、複数のデバイスを使用して、必要なすべての高周波クロックと SYSREF 信号を分配する、さまざまなカスケード接続アーキテクチャを開発できます。このデバイスは、超低ノイズのリファレンス クロック ソースと組み合わせると、特にサンプリングが 3GHz を超える場合に、データ コンバータのクロック供給の模範的な選択肢となります。
お客様が関心を持ちそうな類似品
比較対象デバイスと類似の機能。
技術資料
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | LMX1205 低ノイズ、高周波 JESD バッファ/乗算器/除算器 データシート | PDF | HTML | 英語版 | PDF | HTML | 2024/12/19 |
| アプリケーション・ノート | 次世代の高速コンバータ設計に優位性をもたらす実用的なクロッキ ングに関する考慮事項 (Rev. A 翻訳版) | PDF | HTML | 英語版 (Rev.A) | PDF | HTML | 2025/05/01 | |
| アプリケーション・ノート | Impact of Slew Rate on Noise | PDF | HTML | 2025/02/06 | |||
| アプリケーション・ノート | Windowing, Sync, Sysref in LMX1205 | PDF | HTML | 2025/01/28 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
LMX1205_CASCADED_REF_BOARD — LMX1205 カスケード クロック ツリーの評価向けリファレンス ボード
LMX1205 マルチサイト評価基板 (EVM) は、4 出力超低付加ジッタ RF バッファ、分周器、逓倍器である LMX1205 のカスケード クロック ツリー性能を評価するために設計されています。この EVM 内の IC は、最大 12.8GHz の RF クロック入力をバッファリングし、6.4GHz ～ 12.8GHz の出力範囲で最大 8 倍に逓倍することや、入力を最大 8 分周することができます。各クロック パスには、分解能約 1 ps、合計レンジ 50 ps (...)
LMX1205EVM — LMX1205 評価基板
PLLATINUMSIM-SW — テキサス・インスツルメンツ PLLatinum シミュレータ ツール
PLLATINUMSIM-SW は、開発ユーザーが TI の各種 PLLatinum™ IC の詳細な設計とシミュレーションを行うためのシミュレーション ツールです。これらの IC は LMX シリーズのフェーズ ロック ループ (PLL) とシンセサイザを搭載しています。
TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices
TICS ( テキサス・インスツルメンツのクロックとシンセサイザ) Pro ソフトウェアを使用すると、接頭辞 (製品型番の先頭部分) が以下のいずれかに該当する製品と組み合わせて、評価基板 (EVM) をプログラム (設定) することができます。CDC、LMK、LMX。これらの製品は、フェーズ ロック ループと電圧制御発振器 (PLL+VCO)、シンセサイザ、クロック関連デバイスを搭載しています。
CLOCK-TREE-ARCHITECT — Clock tree architect プログラミング ソフトウェア
Clock tree architect はクロック ツリーの合成ツールであり、開発中システムの要件に基づいてクロック ツリー ソリューションを生成する方法で、お客様の設計プロセスの効率化に貢献します。このツールは、多様なクロック供給製品を収録した包括的なデータベースからデータを抽出し、システム レベルのマルチチップ クロック供給ソリューションを生成します。
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| VQFN (RHA) | 40 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。