ホーム ロジックと電圧変換 電圧変換機能と電圧レベル シフタ 電圧レベル シフタ
ホーム
ロジックと電圧変換
電圧変換機能と電圧レベル シフタ
電圧レベル シフタ

SN74LVC4245A

アクティブ

3 ステート出力、オクタル バス トランシーバと 3.3V ～ 5V のシフタ

ご注文はこちら
データシート

SN74LVC4245A

アクティブ
データシート ご注文はこちら

製品詳細

Bits (#) 8 Data rate (max) (Mbps) 200 Topology Push-Pull Vin (min) (V) 4.5 Vin (max) (V) 5.5 Vout (min) (V) 2.7 Vout (max) (V) 5.5 Applications GPIO, JTAG, SPI, UART Features Output enable Prop delay (ns) 6.7 Technology family LVC Supply current (max) (mA) 0.13 Rating Catalog Operating temperature range (°C) -40 to 85
Bits (#) 8 Data rate (max) (Mbps) 200 Topology Push-Pull Vin (min) (V) 4.5 Vin (max) (V) 5.5 Vout (min) (V) 2.7 Vout (max) (V) 5.5 Applications GPIO, JTAG, SPI, UART Features Output enable Prop delay (ns) 6.7 Technology family LVC Supply current (max) (mA) 0.13 Rating Catalog Operating temperature range (°C) -40 to 85
SOIC (DW) 24 159.65 mm² 15.5 x 10.3 SSOP (DB) 24 63.96 mm² 8.2 x 7.8 TSSOP (PW) 24 49.92 mm² 7.8 x 6.4
  • 8 ビットの方向制御変換バス トランシーバ
  • 5.5V (A ポート)、2.7V～3.6V (B ポート)
  • より重い負荷条件に対応できる高い駆動能力
    • 3V 電源で 24mA
  • 堅牢でグリッチの発生しない電源シーケンシング
  • VCC 絶縁および VCC 切断機能
    • どちらかの VCC 入力が 100mV を下回ると、すべての I/O 出力がディセーブルになり、ハイ インピーダンスに移行
  • 制御入力の VIH/VIL レベルは VCCA 電圧を基準
  • Ioff により部分的パワーダウン モードでの動作をサポート
  • JESD 17 準拠で 250mA 超のラッチアップ性能
  • 動作温度範囲：-40℃～85℃
  • JESD 22 を上回る ESD 保護
    • 2000V人体モデル
    • 1000V 荷電デバイス モデル
  • SN74LVC4245 との互換性
  • 8 ビットの方向制御変換バス トランシーバ
  • 5.5V (A ポート)、2.7V～3.6V (B ポート)
  • より重い負荷条件に対応できる高い駆動能力
    • 3V 電源で 24mA
  • 堅牢でグリッチの発生しない電源シーケンシング
  • VCC 絶縁および VCC 切断機能
    • どちらかの VCC 入力が 100mV を下回ると、すべての I/O 出力がディセーブルになり、ハイ インピーダンスに移行
  • 制御入力の VIH/VIL レベルは VCCA 電圧を基準
  • Ioff により部分的パワーダウン モードでの動作をサポート
  • JESD 17 準拠で 250mA 超のラッチアップ性能
  • 動作温度範囲：-40℃～85℃
  • JESD 22 を上回る ESD 保護
    • 2000V人体モデル
    • 1000V 荷電デバイス モデル
  • SN74LVC4245 との互換性

この 8 ビット (オクタル) 非反転バス トランシーバは、2 つの独立した電源レールを搭載しています。B ポートには 3.3V に設定された VCCB、A ポートには 5V に設定された VCCA があります。これにより、3.3V 環境から 5V 環境への変換、またはその逆変換が可能です。

SN74LVC4245A デバイスは、データ バス間の非同期通信用に設計されています。このデバイスは、方向制御 (DIR) 入力の論理レベルに応じて、A バスから B バス、または B バスから A バスへデータを転送します。出力イネーブル (OE) 入力を使うと、このデバイスを無効化してバスを実質的に絶縁できます。制御回路 (DIR、OE) には、VCCA から電源が供給されます。

SN74LVC4245A デバイスの端子出力により、基板を再レイアウトすることなく、通常のすべて 3.3V またはすべて 5V の 20 端子 SN74LVC4245 デバイスに切り替えることができます。SN74LVC4245A デバイスのピン 2 ～ 11 および 14 ～ 23 のデータ パスを使用して、従来の ’245 端子出力と整合させます。

このデバイスは、Ioff を使用する部分的パワーダウン アプリケーション用に完全に動作が規定されています。Ioff 回路で出力をディセーブルすることにより、電源がオフの時に電流が逆流してデバイスが損傷するの防ぎます。VCC 絶縁機能により、VCCA と VCCB のどちらかが 100mV を下回ると、両方の出力をディスエーブルにするで、両方の I/O ポートがハイ インピーダンス状態になるように設計されています。

この 8 ビット (オクタル) 非反転バス トランシーバは、2 つの独立した電源レールを搭載しています。B ポートには 3.3V に設定された VCCB、A ポートには 5V に設定された VCCA があります。これにより、3.3V 環境から 5V 環境への変換、またはその逆変換が可能です。

SN74LVC4245A デバイスは、データ バス間の非同期通信用に設計されています。このデバイスは、方向制御 (DIR) 入力の論理レベルに応じて、A バスから B バス、または B バスから A バスへデータを転送します。出力イネーブル (OE) 入力を使うと、このデバイスを無効化してバスを実質的に絶縁できます。制御回路 (DIR、OE) には、VCCA から電源が供給されます。

SN74LVC4245A デバイスの端子出力により、基板を再レイアウトすることなく、通常のすべて 3.3V またはすべて 5V の 20 端子 SN74LVC4245 デバイスに切り替えることができます。SN74LVC4245A デバイスのピン 2 ～ 11 および 14 ～ 23 のデータ パスを使用して、従来の ’245 端子出力と整合させます。

このデバイスは、Ioff を使用する部分的パワーダウン アプリケーション用に完全に動作が規定されています。Ioff 回路で出力をディセーブルすることにより、電源がオフの時に電流が逆流してデバイスが損傷するの防ぎます。VCC 絶縁機能により、VCCA と VCCB のどちらかが 100mV を下回ると、両方の出力をディスエーブルにするで、両方の I/O ポートがハイ インピーダンス状態になるように設計されています。
filter その他の 電圧レベル シフタ を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
32 をすべて表示
上位の文書 タイプ タイトル フォーマットオプション 最新の英語版をダウンロード 日付
* データシート SN74LVC4245A 3-state 出力、オクタル バス トランシーバと 3.3V ～ 5V のシフタ データシート (Rev. K 翻訳版) PDF | HTML 最新英語版 (Rev.J) PDF | HTML 2026年 6月 3日
セレクション・ガイド Logic Guide (Rev. AC) PDF | HTML 2025年 11月 13日
アプリケーション・ノート 低速またはフローティング CMOS 入力の影響 (Rev. E 翻訳版) PDF | HTML 英語版 (Rev.E) 2025年 5月 21日
アプリケーション・ノート Schematic Checklist - A Guide to Designing With Fixed or Direction Control Translators PDF | HTML 2024年 10月 2日
アプリケーション・ノート Schematic Checklist - A Guide to Designing with Auto-Bidirectional Translators PDF | HTML 2024年 7月 12日
アプリケーション・ノート Understanding Transient Drive Strength vs. DC Drive Strength in Level-Shifters (Rev. A) PDF | HTML 2024年 7月 3日
セレクション・ガイド Voltage Translation Buying Guide (Rev. A) 2021年 4月 15日
セレクション・ガイド Little Logic Guide 2018 (Rev. G) 2018年 7月 6日
アプリケーション・ノート How to Select Little Logic (Rev. A) 2016年 7月 26日
アプリケーション・ノート Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
セレクション・ガイド ロジック・ガイド (Rev. AA 翻訳版) 最新英語版 (Rev.AC) PDF | HTML 2014年 11月 6日
ユーザー・ガイド LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
製品概要 Design Summary for WCSP Little Logic (Rev. B) 2004年 11月 4日
アプリケーション・ノート Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
アプリケーション・ノート Selecting the Right Level Translation Solution (Rev. A) 2004年 6月 22日
ユーザー・ガイド Signal Switch Data Book (Rev. A) 2003年 11月 14日
アプリケーション・ノート Use of the CMOS Unbuffered Inverter in Oscillator Circuits 2003年 11月 6日
ユーザー・ガイド LVC and LV Low-Voltage CMOS Logic Data Book (Rev. B) 2002年 12月 18日
アプリケーション・ノート Texas Instruments Little Logic Application Report 2002年 11月 1日
アプリケーション・ノート TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
その他の技術資料 Standard Linear & Logic for PCs, Servers & Motherboards 2002年 6月 13日
アプリケーション・ノート 16-Bit Widebus Logic Families in 56-Ball, 0.65-mm Pitch Very Thin Fine-Pitch BGA (Rev. B) 2002年 5月 22日
アプリケーション・ノート Power-Up 3-State (PU3S) Circuits in TI Standard Logic Devices 2002年 5月 10日
その他の技術資料 STANDARD LINEAR AND LOGIC FOR DVD/VCD PLAYERS 2002年 3月 27日
アプリケーション・ノート Migration From 3.3-V To 2.5-V Power Supplies For Logic Devices 1997年 12月 1日
アプリケーション・ノート Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs (Rev. A) 1997年 8月 1日
アプリケーション・ノート CMOS Power Consumption and CPD Calculation (Rev. B) 1997年 6月 1日
アプリケーション・ノート LVC Characterization Information 1996年 12月 1日
アプリケーション・ノート Input and Output Characteristics of Digital Integrated Circuits 1996年 10月 1日
アプリケーション・ノート Live Insertion 1996年 10月 1日
設計ガイド Low-Voltage Logic (LVC) Designer's Guide 1996年 9月 1日
アプリケーション・ノート Understanding Advanced Bus-Interface Products Design Guide 1996年 5月 1日

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

14-24-LOGIC-EVM — 14 ピンから 24 ピンの D、DB、DGV、DW、DYY、NS、PW の各パッケージに封止した各種ロジック製品向けの汎用評価基板

14-24-LOGIC-EVM 評価基板 (EVM) は、14 ピンから 24 ピンの D、DW、DB、NS、PW、DYY、DGV の各パッケージに封止した各種ロジック デバイスをサポートする設計を採用しています。

ユーザー ガイド: PDF | HTML
TI.com で取り扱いなし
シミュレーション・モデル

SN74LVC4245A IBIS Model

SCAM009.ZIP (30 KB) - IBIS Model
ダウンロード
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
SOIC (DW) 24 Ultra Librarian
SSOP (DB) 24 Ultra Librarian
TSSOP (PW) 24 Ultra Librarian
TI の評価基板に関する標準契約約款が適用されます。

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報：
  • ファブ拠点
  • アセンブリ拠点

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ