홈 로직 및 전압 변환 버퍼, 드라이버 및 트랜시버 인버팅 버퍼 및 드라이버
홈
로직 및 전압 변환
버퍼, 드라이버 및 트랜시버
인버팅 버퍼 및 드라이버

SN74LVC2G04

활성

2채널, 1.65V~5.5V 인버터

지금 주문
데이터 시트

SN74LVC2G04

활성
데이터 시트 지금 주문

제품 상세 정보

Technology family LVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 5.5 Number of channels 2 IOL (max) (mA) 32 IOH (max) (mA) -32 Supply current (max) (µA) 10 Input type Standard CMOS Output type Push-Pull Features Balanced outputs, Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 125
Technology family LVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 5.5 Number of channels 2 IOL (max) (mA) 32 IOH (max) (mA) -32 Supply current (max) (µA) 10 Input type Standard CMOS Output type Push-Pull Features Balanced outputs, Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 125
DSBGA (YZP) 6 2.1875 mm² 1.75 x 1.25 SOT-23 (DBV) 6 8.12 mm² 2.9 x 2.8 SOT-5X3 (DRL) 6 2.56 mm² 1.6 x 1.6 SOT-SC70 (DCK) 6 4.2 mm² 2 x 2.1
  • Available in the Texas Instruments
    NanoFree™ Package
  • Supports 5-V VCC Operation
  • Inputs Accept Voltages to 5.5 V
  • Max tpd of 4.1 ns at 3.3 V
  • Low Power Consumption, 10-µA Max ICC
  • ±24-mA Output Drive at 3.3 V
  • Typical VOLP (Output Ground Bounce)
    <0.8 V at VCC = 3.3 V, TA = 25°C
  • Typical VOHV (Output VOH Undershoot)
    >2 V at VCC = 3.3 V, TA = 25°C
  • Ioff Supports Partial-Power-Down Mode Operation
  • Latch-Up Performance Exceeds 100 mA Per
    JESD 78, Class II
  • ESD Protection Exceeds JESD 22
    • 2000-V Human-Body Model (A114-A)
    • 200-V Machine Model (A115-A)
    • 1000-V Charged-Device Model (C101)
  • Available in the Texas Instruments
    NanoFree™ Package
  • Supports 5-V VCC Operation
  • Inputs Accept Voltages to 5.5 V
  • Max tpd of 4.1 ns at 3.3 V
  • Low Power Consumption, 10-µA Max ICC
  • ±24-mA Output Drive at 3.3 V
  • Typical VOLP (Output Ground Bounce)
    <0.8 V at VCC = 3.3 V, TA = 25°C
  • Typical VOHV (Output VOH Undershoot)
    >2 V at VCC = 3.3 V, TA = 25°C
  • Ioff Supports Partial-Power-Down Mode Operation
  • Latch-Up Performance Exceeds 100 mA Per
    JESD 78, Class II
  • ESD Protection Exceeds JESD 22
    • 2000-V Human-Body Model (A114-A)
    • 200-V Machine Model (A115-A)
    • 1000-V Charged-Device Model (C101)

This dual inverter is designed for 1.65-V to 5.5-V VCC operation. The SN74LVC2G04 device performs the Boolean function Y = A.

NanoFree package technology is a major breakthrough in IC packaging concepts, using the die as the package.

This device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs, preventing damaging current backflow through the device when it is powered down.

This dual inverter is designed for 1.65-V to 5.5-V VCC operation. The SN74LVC2G04 device performs the Boolean function Y = A.

NanoFree package technology is a major breakthrough in IC packaging concepts, using the die as the package.

This device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs, preventing damaging current backflow through the device when it is powered down.
filter 기타 인버팅 버퍼 및 드라이버 찾기
다운로드 스크립트와 함께 비디오 보기 동영상

관심 가지실만한 유사 제품

open-in-new 대안 비교
비교 대상 장치와 동일한 기능을 지원하는 핀 대 핀
SN74AUP2G04 활성 2채널, 0.8V~3.6V 저전력 인버터 Smaller voltage range (0.8V to 3.6V), longer average propagation delay (8ns), lower average drive strength (4mA)

기술 자료

star =TI에서 선정한 이 제품의 인기 문서
검색된 결과가 없습니다. 검색어를 지우고 다시 시도하십시오.
28개 모두 보기
유형 직함 날짜
* Data sheet SN74LVC2G04 Dual Inverter Gate datasheet (Rev. N) PDF | HTML 2014/08/31
Application note Implications of Slow or Floating CMOS Inputs (Rev. E) 2021/07/26
Selection guide Little Logic Guide 2018 (Rev. G) 2018/07/06
Selection guide Logic Guide (Rev. AB) 2017/06/12
Application note How to Select Little Logic (Rev. A) 2016/07/26
Application note Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015/12/02
User guide LOGIC Pocket Data Book (Rev. B) 2007/01/16
Product overview Design Summary for WCSP Little Logic (Rev. B) 2004/11/04
Application note Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004/07/08
Application note Selecting the Right Level Translation Solution (Rev. A) 2004/06/22
User guide Signal Switch Data Book (Rev. A) 2003/11/14
Application note Use of the CMOS Unbuffered Inverter in Oscillator Circuits 2003/11/06
User guide LVC and LV Low-Voltage CMOS Logic Data Book (Rev. B) 2002/12/18
Application note Texas Instruments Little Logic Application Report 2002/11/01
Application note TI IBIS File Creation, Validation, and Distribution Processes 2002/08/29
More literature Standard Linear & Logic for PCs, Servers & Motherboards 2002/06/13
Application note 16-Bit Widebus Logic Families in 56-Ball, 0.65-mm Pitch Very Thin Fine-Pitch BGA (Rev. B) 2002/05/22
Application note Power-Up 3-State (PU3S) Circuits in TI Standard Logic Devices 2002/05/10
More literature STANDARD LINEAR AND LOGIC FOR DVD/VCD PLAYERS 2002/03/27
Application note Migration From 3.3-V To 2.5-V Power Supplies For Logic Devices 1997/12/01
Application note Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs (Rev. A) 1997/08/01
Application note CMOS Power Consumption and CPD Calculation (Rev. B) 1997/06/01
Application note LVC Characterization Information 1996/12/01
Application note Input and Output Characteristics of Digital Integrated Circuits 1996/10/01
Application note Live Insertion 1996/10/01
Design guide Low-Voltage Logic (LVC) Designer's Guide 1996/09/01
Application note Understanding Advanced Bus-Interface Products Design Guide 1996/05/01
Selection guide Logic Guide (Rev. AC) PDF | HTML 1994/06/01

설계 및 개발

추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.

평가 보드

5-8-LOGIC-EVM — 5핀~8핀 DCK, DCT, DCU, DRL 및 DBV 패키지용 일반 논리 평가 모듈

5~8핀 수의 DCK, DCT, DCU, DRL 또는 DBV 패키지가 있는 모든 디바이스를 지원하도록 설계된 유연한 EVM.
사용 설명서: PDF
TI.com에서 구매 불가
시뮬레이션 모델

SN74LVC2G04 Behavioral SPICE Model

SCEM623.ZIP (7 KB) - PSpice Model
다운로드
시뮬레이션 모델

SN74LVC2G04 IBIS Model (Rev. A)

SCEM248A.ZIP (45 KB) - IBIS Model
다운로드
레퍼런스 디자인

TIDA-01027 — 12.8GSPS 데이터 수집 시스템의 성능을 극대화하는 저잡음 전원 공급 장치 레퍼런스 설계

이 레퍼런스 설계는 12.8GSPS 이상을 지원하는 초고속 DAQ(데이터 수집) 시스템을 위한 효율적인 저잡음 5레일 전원 공급 장치 설계를 보여줍니다. 전원 공급 장치 DC/DC 컨버터는 입력 전류 리플과 제어 주파수 콘텐츠를 최소화하기 위해 주파수 동기화 및 위상 전환을 거쳤습니다. 고성능 HotRod™ 패키징 기술을 사용하여 모든 잠재적 방사 전자기 간섭(EMI)을 최소화합니다.
Design guide: PDF
회로도: PDF
레퍼런스 디자인

TIDA-01487 — 절연 CAN FD(유연한 데이터) 속도 리피터 레퍼런스 디자인

CAN과 CANopen은 공장 자동화의 다양한 애플리케이션에서 사용되는 기존 필드버스 프로토콜입니다. 고전압이 최종 장비를 손상시킬 수 있다면 절연이 필요합니다. 이 절연 CAN FD(유연한 데이터) 속도 리피터 레퍼런스 설계는 두 CAN 버스 세그먼트 사이에 전기 절연을 추가합니다. 양쪽 버스 세그먼트의 CAN 프레임은 반대쪽에도 반복됩니다. 이 설계의 CAN 트랜시버 및 중재 로직은 최대 2Mbps의 CAN FD 속도를 지원합니다. 이 레퍼런스 설계는 6V~36V 사이의 넓은 전압 범위를 공급받습니다.
Design guide: PDF
회로도: PDF
레퍼런스 디자인

TIDA-010055 — 보호 릴레이 모듈을 위한 진단 기능이 포함된 비절연 전원 아키텍처 레퍼런스 설계

이 레퍼런스 설계는 5V, 12V 또는 24V DC 입력에서 생성된 아날로그 입력/출력 및 통신 모듈을 지원하는 보호 릴레이용 비절연 전원 공급 장치 아키텍처를 보여줍니다. 전원을 공급하기 위해 이 설계에서는 FET가 통합된 DC/DC 컨버터, 크기 및 설계 시간이 제약된 애플리케이션을 위한 통합 인덕터가 있는 전원 모듈, 낮은 리플을 위해 낮은 EMI 및 LDO(선형 레귤레이터)가 필요한 애플리케이션을 위한 HotRod™ 패키지 유형을 사용합니다. 보호 기능에는 입력 과도 보호를 위한 평면 클램프 TVS, 과부하 보호를 위한 (...)
Design guide: PDF
회로도: PDF
레퍼런스 디자인

TIDA-010011 — 보호 릴레이 프로세서 모듈을 위한 고효율 전원 공급 장치 아키텍처 레퍼런스 설계

이 레퍼런스 설계는 1A 이상의 부하 전류와 높은 효율이 필요한 애플리케이션 프로세서 모듈을 위한 여러 전압 레일을 생성하는 다양한 전력 아키텍처를 보여줍니다. 필요한 전원 공급은 백플레인에서 5V, 12V 또는 24V DC 입력을 사용하여 생성됩니다. 전원 공급은 통합 FET와 크기를 위해 인덕터가 통합된 전원 모듈을 사용하여 생성됩니다. 이 설계는 낮은 EMI가 필요한 애플리케이션을 위한 HotRod™ 패키지 유형을 갖추고 있습니다. 또한 설계 시간이 제한된 애플리케이션에 적합합니다. 추가 기능으로는 DDR 터미네이션 (...)
Design guide: PDF
회로도: PDF
레퍼런스 디자인

TIDA-01565 — 유선-OR MUX 및 PGA 레퍼런스 설계

이 보드는 OPA837 연산 증폭기의 유선 또는 MUX(멀티플렉서) 및 PGA(프로그래머블 게인 증폭기) 애플리케이션을 보여줍니다. 이러한 애플리케이션은 증폭기의 고임피던스 출력과 고임피던스 인버팅 입력을 통해 PD(파워 다운) 모드에서 가능합니다. 온보드 DIP(듀얼 인라인 패키지) 스위치 또는 SMA 커넥터에서 트랜지스터 로직 입력을 사용하여 MUX 또는 PGA의 출력을 선택할 수 있습니다. 이 보드는 최대 5.25V의 단일 또는 이중 전원 호환이 가능합니다. 대역폭이 낮은 PGA 설계에서 광대역 잡음을 제거하기 위해 출력에 (...)
Design guide: PDF
회로도: PDF
레퍼런스 디자인

TIDA-00403 — TLV320AIC3268 miniDSP 코덱을 사용한 초음파 거리 측정 레퍼런스 디자인

The TIDA-00403 reference design uses off-the-shelf EVMs for ultrasonic distance measurement solutions using algorithms within the TLV320AIC3268 miniDSP. In conjunction with TI’s PurePath Studio design suite, a robust and user configurable ultrasonic distance measurement system can be designed (...)
Design guide: PDF
회로도: PDF
패키지 핀 CAD 기호, 풋프린트 및 3D 모델
DSBGA (YZP) 6 Ultra Librarian
SOT-23 (DBV) 6 Ultra Librarian
SOT-5X3 (DRL) 6 Ultra Librarian
SOT-SC70 (DCK) 6 Ultra Librarian
TI의 평가 항목에 대한 표준 약관이 적용됩니다.

주문 및 품질

포함된 정보:
  • RoHS
  • REACH
  • 디바이스 마킹
  • 납 마감/볼 재질
  • MSL 등급/피크 리플로우
  • MTBF/FIT 예측
  • 물질 성분
  • 인증 요약
  • 지속적인 신뢰성 모니터링
포함된 정보:
  • 팹 위치
  • 조립 위치

지원 및 교육

TI 엔지니어의 기술 지원을 받을 수 있는 TI E2E™ 포럼

포럼 주제 모두 보기(영문)

콘텐츠는 TI 및 커뮤니티 기고자에 의해 "있는 그대로" 제공되며 TI의 사양으로 간주되지 않습니다. 사용 약관을 참조하십시오.

품질, 패키징, TI에서 주문하는 데 대한 질문이 있다면 TI 지원을 방문하세요. ​​​​​​​​​​​​​​

동영상