首頁 電源管理 電壓參考 串聯電壓參考
首頁
電源管理
電壓參考
串聯電壓參考

REF6041

現行

具有整合式緩衝器和致能針腳的 4.096V 5ppm/°C 高精度電壓參考

立即訂購
產品規格表

REF6041

現行
產品規格表 立即訂購

產品詳細資料

Rating Catalog VO (V) 4.096 Temp coeff (max) (ppm/°C) 5 Initial accuracy (max) (%) 0.05 Features Integrated low-output impedance buffer Iout/Iz (max) (mA) 4 Vin (min) (V) 4.35 Vin (max) (V) 5.5 Iq (typ) (mA) 0.82, 820 LFN 0.1 to 10 Hz (typ) (µVPP) 12.288 Operating temperature range (°C) -40 to 125 Shutdown current (ISD) (typ) (µA) 1
Rating Catalog VO (V) 4.096 Temp coeff (max) (ppm/°C) 5 Initial accuracy (max) (%) 0.05 Features Integrated low-output impedance buffer Iout/Iz (max) (mA) 4 Vin (min) (V) 4.35 Vin (max) (V) 5.5 Iq (typ) (mA) 0.82, 820 LFN 0.1 to 10 Hz (typ) (µVPP) 12.288 Operating temperature range (°C) -40 to 125 Shutdown current (ISD) (typ) (µA) 1
VSSOP (DGK) 8 14.7 mm² 3 x 4.9
  • Excellent Temperature Drift Performance
    • 5 ppm/°C (max) from –40°C to +125°C
  • Extremely Low Noise
    • Total Noise: 5 µVRMS With 47-µF Capacitor
    • 1/f Noise (0.1 Hz to 10 Hz): 3 µVPP/V
  • Integrated ADC Drive Buffer
    • Low Output Impedance: < 50 mΩ (0-200 kHz)
    • First Sample Precise to 18 Bits With ADS8881
    • Enables Burst-Mode DAQ Systems
  • Low Supply Current: 820 µA
  • Low Shutdown Current: 1 µA
  • High Initial Accuracy: ±0.05%
  • Very-Low Noise and Distortion
    • SNR: 100.5 dB, THD: –125 dB (ADS8881)
    • SNR: 106 dB, THD: –120 dB (ADS127L01)
  • Output Current Drive: ±4 mA
  • Programmable Short-Circuit Current
  • Verified to Drive REF Pin of ADS88xx family of SAR ADCs and ADS127xx family of Wideband ΔΣ ADCs
  • Excellent Temperature Drift Performance
    • 5 ppm/°C (max) from –40°C to +125°C
  • Extremely Low Noise
    • Total Noise: 5 µVRMS With 47-µF Capacitor
    • 1/f Noise (0.1 Hz to 10 Hz): 3 µVPP/V
  • Integrated ADC Drive Buffer
    • Low Output Impedance: < 50 mΩ (0-200 kHz)
    • First Sample Precise to 18 Bits With ADS8881
    • Enables Burst-Mode DAQ Systems
  • Low Supply Current: 820 µA
  • Low Shutdown Current: 1 µA
  • High Initial Accuracy: ±0.05%
  • Very-Low Noise and Distortion
    • SNR: 100.5 dB, THD: –125 dB (ADS8881)
    • SNR: 106 dB, THD: –120 dB (ADS127L01)
  • Output Current Drive: ±4 mA
  • Programmable Short-Circuit Current
  • Verified to Drive REF Pin of ADS88xx family of SAR ADCs and ADS127xx family of Wideband ΔΣ ADCs

The REF6000 family of voltage references have an integrated low output impedance buffer that enable the user to directly drive the REF pin of precision data converters, while preserving linearity, distortion, and noise performance. Most precision SAR and Delta-Sigma ADCs, switch binary-weighted capacitors onto the REF pin during the conversion process. In order to support this dynamic load the output of the voltage reference must be buffered with a low-output impedance (high-bandwidth) buffer. The REF6000 family devices are well suited, but not limited, to drive the REF pin of the ADS88xx family of SAR ADCs, and ADS127xx family of delta-sigma ADCs, as well as other digital-to-analog converters (DACs).

The REF6000 family of voltage references are able to maintain an output voltage within 1LSB (18-bit) with minimal droop, even during the first conversion while driving the REF pin of the ADS8881. This feature is useful in burst-mode, event-triggered, equivalent-time sampling, and variable-sampling-rate data-acquisition systems. The REF60xx variants of REF6000 family specify a maximum temperature drift of just 5 ppm/°C and initial accuracy of 0.05% for both the voltage reference and the low output impedance buffer combined. For various temperature drift options in REF6000 family, see the Device Comparison Table.

The REF6000 family of voltage references have an integrated low output impedance buffer that enable the user to directly drive the REF pin of precision data converters, while preserving linearity, distortion, and noise performance. Most precision SAR and Delta-Sigma ADCs, switch binary-weighted capacitors onto the REF pin during the conversion process. In order to support this dynamic load the output of the voltage reference must be buffered with a low-output impedance (high-bandwidth) buffer. The REF6000 family devices are well suited, but not limited, to drive the REF pin of the ADS88xx family of SAR ADCs, and ADS127xx family of delta-sigma ADCs, as well as other digital-to-analog converters (DACs).

The REF6000 family of voltage references are able to maintain an output voltage within 1LSB (18-bit) with minimal droop, even during the first conversion while driving the REF pin of the ADS8881. This feature is useful in burst-mode, event-triggered, equivalent-time sampling, and variable-sampling-rate data-acquisition systems. The REF60xx variants of REF6000 family specify a maximum temperature drift of just 5 ppm/°C and initial accuracy of 0.05% for both the voltage reference and the low output impedance buffer combined. For various temperature drift options in REF6000 family, see the Device Comparison Table.
filter 尋找其它 串聯電壓參考
下載 觀看有字幕稿的影片 影片

技術文件

star =TI 所選的此產品重要文件
找不到結果。請清除您的搜尋條件，然後再試一次。
檢視所有 3
類型 標題 日期
* Data sheet REF60xx High-Precision Voltage Reference With Integrated ADC Drive Buffer datasheet (Rev. B) PDF | HTML 2016年 8月 29日
Technical article Balancing ADC size, power, resolution and bandwidth in precision data-acquisition PDF | HTML 2021年 12月 3日
E-book Voltage Supervisor and Reset ICs: Tips, Tricks and Basics 2019年 6月 28日

設計與開發

如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。

開發板

ADS8332EVMV2-PDK — ADS8332 16 位元 500 kSPS 低功耗串聯 ADC 評估模組性能展示套件 (PDK)

ADS8332 評估模組 (EVM) 性能示範套件 (PDK) 是用於評估 ADS8332 漸近法暫存器 (SAR) 類比轉數位轉換器 (ADC) 性能的平台。ADS8332EVMV2-PDK 內含 ADS8332EVMV2 板、精密主機介面 (PHI) 控制器電路板，以及隨附的電腦軟體，可讓使用者透過通用序列匯流排 (USB) 與 ADC 通訊、擷取資料，以及執行資料分析。

使用指南: PDF | HTML
TI.com 無法提供
開發板

REF6025EVM-PDK — REF6025 電壓參考評估模組

REF6025EVM-PDK 是評估 REF6025 電壓參考性能的平台。評估套件可展現裝置的突衝模式性能，這是裝置的主要功能。
使用指南: PDF
TI.com 無法提供
模擬型號

REF6041 TINA-TI Reference Design

SBOM991.TSC (6407 KB) - TINA-TI Reference Design
下載
模擬型號

REF6041 TINA-TI Transient Spice Model

SBOM990.ZIP (30 KB) - TINA-TI Spice Model
下載
模擬工具

PSPICE-FOR-TI — PSpice® for TI 設計與模擬工具

PSpice® for TI 是有助於評估類比電路功能的設計和模擬環境。這款全功能設計和模擬套件使用 Cadence® 的類比分析引擎。PSpice for TI 包括業界最大的模型庫之一，涵蓋我們的類比和電源產品組合，以及特定類比行為模型，且使用無需支付費用。

PSpice for TI 設計和模擬環境可讓您使用其內建函式庫來模擬複雜的混合訊號設計。在進行佈局和製造之前，建立完整的終端設備設計和解決方案原型，進而縮短上市時間並降低開發成本。 

在 PSpice for TI 設計與模擬工具中，您可以搜尋 TI (...)
要求
參考設計

TIDA-01576 — 具有 16 位元 1-MSPS 雙同步取樣 ADC 的高準確度類比輸入模組參考設計

此參考設計在廣泛輸入範圍內，使用精密 16 位元 SAR ADC 準確測量 16 通道 AC 電壓及電流輸入。此範圍涵蓋保護與測量要求 (包括 IEC 61850-9-2 的取樣要求)，可簡化系統設計並提升跳脫時間重複性、性能與可靠性。AC 類比輸入模組 (AIM) 使用具有整合電源轉換器或採用六通道的數位隔離器，與主機處理器隔離。在最簡單的配置中，完整的 AC AIM 只需使用五種 TI 產品即可設計，進而實現系統成本與尺寸最佳化。警報功能會以取樣方式識別 AC AIM 故障，以加快故障偵測速度。ADC 具有額外的輔助通道，可診斷數位隔離器電源的輸出，或補償量測類比輸入的溫度漂移。
Design guide: PDF
電路圖: PDF
參考設計

TIDA-01056 — 最小化 EMI 的同時最佳化電源供應效率的 20 位元 1MSPS DAQ 參考設計

此高效能資料採集 (DAQ) 系統參考設計可將功率級最佳化，以使用 LMS3635-Q1 降壓轉換器降低功耗，並將切換穩壓器 EMI 的影響降到最低。  相較於 LM53635 降壓轉換器，此參考設計在最輕負載電流下的效率提高 7.2%，達到 125.25dB SFDR、99dB SNR 和 16.1ENOB。
Design guide: PDF
電路圖: PDF
參考設計

TIDA-01054 — 用於消除高效能 DAQ 系統中的 EMI 影響的多軌電源參考設計

TIDA-01054 參考設計藉由 LM53635 降壓轉換器，有助於消除 EMI 對大於 16 位元資料擷取 (DAQ) 系統的性能影響。降壓轉換器可讓設計人員將電源解決方案放置於靠近訊號路徑的位置，同時避免 EMI 雜訊劣化，並節省電路板空間。此設計使用 20 位元、1-MSPS SAR ADC，可實現 100.13dB 的系統 SNR 性能，幾乎可與使用外部電源時的 100.14dB SNR 性能相當。
Design guide: PDF
電路圖: PDF
參考設計

TIDA-01214 — 採用16 位元 ADC 和數位隔離器的隔離式高準確度類比輸入模組參考設計

此參考設計在廣泛輸入範圍內使用精密 16 位元 SAR ADC，提供準確的 AC 電壓和電流輸入測量，涵蓋保護和測量範圍 (包括 IEC 61850-9-2 的取樣要求)、簡化系統設計，並改善跳脫時間性能和可靠性。類比輸入模組 (AIM) 使用具有整合電源的數位隔離器，與主機處理器隔離。針對有限功能與成本最佳化的設計方法，AC AIM 僅可使用三種 TI 產品設計，可降低系統成本與電路板尺寸。警報功能會以取樣方式識別 AC 類比輸入故障，以加快故障偵測速度。ADC 具有額外的輔助通道，可診斷數位隔離器的電源輸出。具增益放大器的 12 位元 ADS8668 (...)
Design guide: PDF
電路圖: PDF
參考設計

TIDA-01055 — 適用於高效能 DAQ 系統的 ADC 電壓參考緩衝器最佳化參考設計

高效能 DAQ 系統的 TIDA-01055 參考設計可將 ADC 參考緩衝器最佳化，以 TI OPA837 高速運算放大器提升 SNR 性能並減少功耗。此裝置用於複合緩衝器配置，相較於傳統運算放大器，可提供 22% 的電源改善。具備整合式緩衝器的電壓參考來源通常缺乏在高通道數系統中實現最佳化性能所需的驅動強度。  此參考設計可驅動多個 ADC，並使用 18 位元、2MSPS SAR ADC 實現 15.77 位元的系統 ENOB。
Design guide: PDF
電路圖: PDF
參考設計

TIDA-01051 — 針對自動測試設備最佳化 FPGA 利用率和數據處理能力的參考設計

TIDA-01051 參考設計用於展示極高通道數資料擷取 (DAQ) 系統（例如自動測試設備 ATE 中使用的系統）在通道密度、整合度、功耗、時脈分配及訊號鏈效能方面的最佳化成果。透過使用串聯器（例如 TI 的 DS90C383B），將多個同時取樣的 ADC 輸出合併為數條 LVDS 線路，可大幅減少主控 FPGA 所需處理的針腳數量。  因此，單一 FPGA 可處理的 DAQ 通道數量將大幅增加，同時大幅簡化電路板佈線的複雜度。
Design guide: PDF
電路圖: PDF
參考設計

TIDA-01050 — 適用於 18 位元 SAR 資料轉換器的最佳化類比前端 DAQ 系統參考設計

TIDA-01050 參考設計旨在改善通常與自動測試設備相關的整合、功耗、性能和時脈問題。此設計適用於任何 ATE 系統，但最適用於需要大量輸入通道的系統。
Design guide: PDF
電路圖: PDF
參考設計

TIPD151 — 適用於高電壓輸入、低失真的 16 位元 400 KSPS 四通道多工資料採集參考設計

This TI Verified Design implements a 16-bit, differential 4-channel multiplexed data acquisition system at 400KSPS throughput for high voltage differential input of ±20 V (40 Vpk-pk) industrial applications. The circuit is realized with a 16-bit successive-approximation-resistor (SAR) (...)
使用指南: PDF
電路圖: PDF
封裝 針腳 CAD 符號、佔位空間與 3D 模型
VSSOP (DGK) 8 Ultra Librarian
適用 TI 的評估品項標準條款與條件。

訂購與品質

內含資訊：
  • RoHS
  • REACH
  • 產品標記
  • 鉛塗層/球物料
  • MSL 等級/回焊峰值
  • MTBF/FIT 估算值
  • 材料內容
  • 認證摘要
  • 進行中持續性的可靠性監測
內含資訊：
  • 晶圓廠位置
  • 組裝地點

支援與培訓

內含 TI 工程師技術支援的 TI E2E™ 論壇

以英文檢視所有論壇主題

內容係由 TI 和社群貢獻者依「現狀」提供，且不構成 TI 規範。檢視使用條款。

若有關於品質、封裝或訂購 TI 產品的問題，請參閱 TI 支援。​​​​​​​​​​​​​​

影片