首頁 邏輯元件和電壓轉換 邏輯閘 NAND 閘
首頁
邏輯元件和電壓轉換
邏輯閘
NAND 閘

SN74LVC1G10

現行

單路 3 輸入、1.65-V 至 5.5-V NAND 閘

立即訂購
產品規格表

SN74LVC1G10

現行
產品規格表 立即訂購

產品詳細資料

Technology family LVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 5.5 Number of channels 1 Inputs per channel 3 IOL (max) (mA) 32 IOH (max) (mA) -32 Input type Standard CMOS Output type Push-Pull Features Over-voltage tolerant inputs, Partial power down (Ioff), Ultra high speed (tpd <5ns) Data rate (max) (Mbps) 100 Rating Catalog Operating temperature range (°C) -40 to 125
Technology family LVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 5.5 Number of channels 1 Inputs per channel 3 IOL (max) (mA) 32 IOH (max) (mA) -32 Input type Standard CMOS Output type Push-Pull Features Over-voltage tolerant inputs, Partial power down (Ioff), Ultra high speed (tpd <5ns) Data rate (max) (Mbps) 100 Rating Catalog Operating temperature range (°C) -40 to 125
DSBGA (YZP) 6 2.1875 mm² 1.75 x 1.25 SOT-23 (DBV) 6 8.12 mm² 2.9 x 2.8 SOT-SC70 (DCK) 6 4.2 mm² 2 x 2.1 USON (DRY) 6 1.45 mm² 1.45 x 1 X2SON (DSF) 6 1 mm² 1 x 1
  • Available in the Texas Instruments NanoFree Package
  • Supports 5-V VCC Operation
  • Inputs Accept Voltages to 5.5 V
  • Provides Down Translation to VCC
  • Max tpd of 3.8 ns at 3.3 V
  • Low Power Consumption, 10-μA Max ICC
  • ±24-mA Output Drive at 3.3 V
  • Ioff Supports Live Insertion, Partial-Power-Down Mode, and Back Drive Protection
  • Latch-Up Performance Exceeds 100 mA per JESD 78, Class II
  • ESD Protection Exceeds JESD 22
    • 2000-V Human-Body Model (A114-A)
    • 200-V Machine Model (A115-A)
    • 1000-V Charged Device Model (C101)
  • Available in the Texas Instruments NanoFree Package
  • Supports 5-V VCC Operation
  • Inputs Accept Voltages to 5.5 V
  • Provides Down Translation to VCC
  • Max tpd of 3.8 ns at 3.3 V
  • Low Power Consumption, 10-μA Max ICC
  • ±24-mA Output Drive at 3.3 V
  • Ioff Supports Live Insertion, Partial-Power-Down Mode, and Back Drive Protection
  • Latch-Up Performance Exceeds 100 mA per JESD 78, Class II
  • ESD Protection Exceeds JESD 22
    • 2000-V Human-Body Model (A114-A)
    • 200-V Machine Model (A115-A)
    • 1000-V Charged Device Model (C101)

The SN74LVC1G10 performs the Boolean function Y = A • B • C or Y = A + B + C in positive logic.

NanoFree™ package technology is a major breakthrough in IC packaging concepts, using the die as the package.

This device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs, preventing damaging current backflow through the device when it is powered down.

The SN74LVC1G10 performs the Boolean function Y = A • B • C or Y = A + B + C in positive logic.

NanoFree™ package technology is a major breakthrough in IC packaging concepts, using the die as the package.

This device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs, preventing damaging current backflow through the device when it is powered down.
filter 尋找其它 NAND 閘
下載 觀看有字幕稿的影片 影片

您可能會感興趣的類似產品

open-in-new 比較替代產品
引腳對引腳且具備與所比較裝置相同的功能
SN74AUP1G00 現行 單路 1 輸入、0.8-V 至 3.6-V 低功耗 NAND 閘 Smaller voltage range (0.8V to 3.6V), longer average propagation delay (8ns), lower average drive strength (4mA)

技術文件

star =TI 所選的此產品重要文件
找不到結果。請清除您的搜尋條件，然後再試一次。
檢視所有 28
類型 標題 日期
* Data sheet SN74LVC1G10 datasheet (Rev. E) 2012年 1月 11日
Application brief MSPM0-Based Medical Alarm Design PDF | HTML 2023年 4月 26日
Application note Implications of Slow or Floating CMOS Inputs (Rev. E) 2021年 7月 26日
Selection guide Little Logic Guide 2018 (Rev. G) 2018年 7月 6日
Application note How to Select Little Logic (Rev. A) 2016年 7月 26日
Application note Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
User guide LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
Product overview Design Summary for WCSP Little Logic (Rev. B) 2004年 11月 4日
Application note Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
Application note Selecting the Right Level Translation Solution (Rev. A) 2004年 6月 22日
User guide Signal Switch Data Book (Rev. A) 2003年 11月 14日
Application note Use of the CMOS Unbuffered Inverter in Oscillator Circuits 2003年 11月 6日
User guide LVC and LV Low-Voltage CMOS Logic Data Book (Rev. B) 2002年 12月 18日
Application note Texas Instruments Little Logic Application Report 2002年 11月 1日
Application note TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
More literature Standard Linear & Logic for PCs, Servers & Motherboards 2002年 6月 13日
Application note 16-Bit Widebus Logic Families in 56-Ball, 0.65-mm Pitch Very Thin Fine-Pitch BGA (Rev. B) 2002年 5月 22日
Application note Power-Up 3-State (PU3S) Circuits in TI Standard Logic Devices 2002年 5月 10日
More literature STANDARD LINEAR AND LOGIC FOR DVD/VCD PLAYERS 2002年 3月 27日
Application note Migration From 3.3-V To 2.5-V Power Supplies For Logic Devices 1997年 12月 1日
Application note Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs (Rev. A) 1997年 8月 1日
Application note CMOS Power Consumption and CPD Calculation (Rev. B) 1997年 6月 1日
Application note LVC Characterization Information 1996年 12月 1日
Application note Input and Output Characteristics of Digital Integrated Circuits 1996年 10月 1日
Application note Live Insertion 1996年 10月 1日
Design guide Low-Voltage Logic (LVC) Designer's Guide 1996年 9月 1日
Application note Understanding Advanced Bus-Interface Products Design Guide 1996年 5月 1日
Selection guide Logic Guide (Rev. AC) PDF | HTML 1994年 6月 1日

設計與開發

如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。

開發板

5-8-LOGIC-EVM — 適用於 5 針腳至 8 針腳 DCK、DCT、DCU、DRL 和 DBV 封裝的通用邏輯評估模組

靈活的 EVM 旨在支援任何針腳數為 5 至 8 支且採用 DCK、DCT、DCU、DRL 或 DBV 封裝的裝置。
使用指南: PDF
TI.com 無法提供
開發板

5-8-NL-LOGIC-EVM — 支援 5 至 8 針腳 DPW、DQE、DRY、DSF、DTM、DTQ 和 DTT 封裝的通用邏輯和轉譯 EVM

支援任何具 DTT、DRY、DPW、DTM、DQE、DQM、DSF 或 DTQ 封裝的邏輯或轉換裝置之通用 EVM。可實現靈活評估的電路板設計。

使用指南: PDF | HTML
TI.com 無法提供
模擬型號

SN74LVC1G10 Behavioral SPICE Model

SCEM641.ZIP (8 KB) - PSpice Model
下載
模擬型號

SN74LVC1G10 IBIS Model (Rev. A)

SCEM368A.ZIP (44 KB) - IBIS Model
下載
參考設計

TIDA-010025 — 配備光學模擬輸入閘極驅動器，且適用於 200-480 VAC 驅動器的三相逆變器參考設計

此參考設計採用隔離式 IGBT 閘極驅動器和隔離式電流/電壓感測器，實現強化隔離式三相逆變器子系統。所使用的 UCC23513 閘極驅動器採用 6 針腳寬體封裝和 LED 光學模擬輸入，可做為現有光學隔離式閘極驅動器的針腳對針腳替代品。此設計表明，可利用所有用於驅動光學隔離式閘極驅動器的現有配置來驅動 UCC23513 輸入級。使用 AMC1300B 隔離式放大器和 DC 鏈路電壓實現基於同相分流電阻器的馬達電流感測，使用 AMC1311 隔離式放大器實現 IGBT 模組溫度感測。此設計使用 C2000™ LaunchPad™ 進行逆變器控制。
Design guide: PDF
電路圖: PDF
參考設計

TIDA-010264 — 具有超級電容器備用功能的 MCU 型醫療警報參考設計

此參考設計為運用 MSPM0G1507 或 MSPM0G3507 微控制器 (MCU) 的非應用特定範例醫療警報，可展示主要警報、備用警報和視覺警報功能，以根據 IEC 60601-1-8 協助開發。
Design guide: PDF
參考設計

TIDA-01540 — 使用具有內建失效時間插入功能的閘極驅動器的三相反相器參考設計

TIDA-01540 參考設計可降低系統成本，並實現強化型隔離式 10kW 三相逆變器的精巧設計。透過使用單一封裝中的雙閘極驅動器和自舉式配置，為閘極驅動器電源產生浮動電壓，實現更低的系統成本和更精巧的外型尺寸。雙閘極驅動器 UCC21520 內建可透過電阻器選項配置的失效時間插入功能。獨特的失效時間插入功能可保護三相逆變器，防止因輸入 PWM 訊號重疊而導致擊穿。透過在硬體中實作過載、短路、接地故障、DC 匯流排欠電壓與過電壓、以及 IGBT 模組過熱保護，可提升系統可靠性。
Design guide: PDF
電路圖: PDF
參考設計

TIDA-01541 — 適用於三相位逆變器的高頻寬相位電流和 DC 鏈路電壓感測參考設計

TIDA-01541 參考設計可降低系統成本，實現三相逆變器中隔離相位電流和 DC 鏈路電壓量測的精巧設計，同時實現高頻寬和感測準確度。隔離放大器的輸出透過差動至單端電路介接至 MCU 的內部 ADC。透過使用隔離式放大器，即可在 MCU 內使用 SAR ADC，進而降低系統成本，而無需在電流感測上做任何取捨。8 接腳封裝可縮減電路板外型尺寸。隔離式放大器的高頻寬可在 3.5µs 內保護 IGBT，高性能規格則可進行高準確度電流與電壓量測。DC 鏈路電壓量測是以高輸入阻抗完成，以避免因高電壓分壓器而受到來源阻抗影響，進而提升準確度。
Design guide: PDF
電路圖: PDF
封裝 針腳 CAD 符號、佔位空間與 3D 模型
DSBGA (YZP) 6 Ultra Librarian
SOT-23 (DBV) 6 Ultra Librarian
SOT-SC70 (DCK) 6 Ultra Librarian
USON (DRY) 6 Ultra Librarian
X2SON (DSF) 6 Ultra Librarian
適用 TI 的評估品項標準條款與條件。

訂購與品質

內含資訊：
  • RoHS
  • REACH
  • 產品標記
  • 鉛塗層/球物料
  • MSL 等級/回焊峰值
  • MTBF/FIT 估算值
  • 材料內容
  • 認證摘要
  • 進行中持續性的可靠性監測
內含資訊：
  • 晶圓廠位置
  • 組裝地點

支援與培訓

內含 TI 工程師技術支援的 TI E2E™ 論壇

以英文檢視所有論壇主題

內容係由 TI 和社群貢獻者依「現狀」提供，且不構成 TI 規範。檢視使用條款。

若有關於品質、封裝或訂購 TI 產品的問題，請參閱 TI 支援。​​​​​​​​​​​​​​

影片