JAJA879A December 2023 – May 2025 MSPM0C1103 , MSPM0C1103-Q1 , MSPM0C1104 , MSPM0C1104-Q1 , MSPM0G1105 , MSPM0G1106 , MSPM0G1107 , MSPM0G1505 , MSPM0G1506 , MSPM0G1507 , MSPM0G1518 , MSPM0G1519 , MSPM0G3105 , MSPM0G3105-Q1 , MSPM0G3106 , MSPM0G3106-Q1 , MSPM0G3107 , MSPM0G3107-Q1 , MSPM0G3505 , MSPM0G3505-Q1 , MSPM0G3506 , MSPM0G3506-Q1 , MSPM0G3507 , MSPM0G3507-Q1 , MSPM0G3518 , MSPM0G3518-Q1 , MSPM0G3519 , MSPM0G3519-Q1 , MSPM0H3216 , MSPM0H3216-Q1 , MSPM0L1105 , MSPM0L1106 , MSPM0L1116 , MSPM0L1117 , MSPM0L1227 , MSPM0L1227-Q1 , MSPM0L1228
MSPM0 デバイスでは、NVIC の IPRx レジスタで各ペリフェラル割り込みソースの優先レベルを設定し、NVIC の ISER および ICER レジスタでペリフェラル割り込みソースをマスク/マスク解除します。各ペリフェラル割り込みには、各種の割り込み条件があります。たとえば、ペリフェラル割り込みソースとして、UARTx は送信割り込みや受信割り込みなど複数の割り込み条件を持っています。これらの割り込み条件は、ペリフェラル側の 6 つの標準レジスタで管理されています。図 3-2に、ペリフェラル割り込みの階層を示します。
図 3-2 MSPM0 のペリフェラル割り込み階層