JAJA879A December 2023 – May 2025 MSPM0C1103 , MSPM0C1103-Q1 , MSPM0C1104 , MSPM0C1104-Q1 , MSPM0G1105 , MSPM0G1106 , MSPM0G1107 , MSPM0G1505 , MSPM0G1506 , MSPM0G1507 , MSPM0G1518 , MSPM0G1519 , MSPM0G3105 , MSPM0G3105-Q1 , MSPM0G3106 , MSPM0G3106-Q1 , MSPM0G3107 , MSPM0G3107-Q1 , MSPM0G3505 , MSPM0G3505-Q1 , MSPM0G3506 , MSPM0G3506-Q1 , MSPM0G3507 , MSPM0G3507-Q1 , MSPM0G3518 , MSPM0G3518-Q1 , MSPM0G3519 , MSPM0G3519-Q1 , MSPM0H3216 , MSPM0H3216-Q1 , MSPM0L1105 , MSPM0L1106 , MSPM0L1116 , MSPM0L1117 , MSPM0L1227 , MSPM0L1227-Q1 , MSPM0L1228
異なるクロック信号は分周して他のクロックを供給し、多数のペリフェラルに分配することができます。
| クロックの説明 | STM8L クロック | STM8S クロック | MSPM0L、MSPM0C、MSPM0H クロック | |
|---|---|---|---|---|
| 外部デジタル クロック入力 | 高周波 | 外部ソース:最大16MHz(1) | HSE外部:最大24MHz(1) | Lx22x および C1106:32MHz をサポート |
| 低周波 | 外部ソース:32.768kHz(1) | 該当なし | Lx22x および C1106:32KHz をサポート | |
| メイン クロックの高周波ソース | HSI、HSE | fHSE、fHSIDIV | SYSOSC | |
| メイン クロックの低周波数ソース | LSI、LSE | fLSI | LFCLK (32kHz 固定) | |
| メイン システム クロック | SYSCLK、fMASTER | fMASTER | MCLK、ULPCLK (BUSCLK)(2) | |
| ソース CPU | SYSCLK、fMASTER | fCPU | CPUCLK | |
| ほとんどのペリフェラルハードウェア用のクロック | PCLK (SYSCLK)、fMASTER | fMASTER | MCLK、ULPCLK(2) | |
| ペリフェラル固有のクロック | BEEPCLK、IWDGCLK、RTCCLK、fLSI、fHSI/2(3) | 該当なし | ADCCLK | |
| 固定周波数クロック | 該当なし | 該当なし | MFCLK:4Mhz (MCLK、ULPCLKに同期) | |
| ペリフェラル | STM8L、STM8S | MSPM0L、MSPM0C、MSPM0H |
|---|---|---|
| UART/USART | SYSCLK、fMASTER | SYSCLK、MFCLK、LFCLK |
| SPI | SYSCLK、fMASTER | SYSCLK、MFCLK、LFCLK |
| I2C | SYSCLK、fMASTER | BUSCLK、MFCLK |
| ADC | PCLK または PCLK/2(1)、fADC (fMASTER を2~18 で割った数) | ADCCLK (ULPCLK または SYSOSC から供給) |
| タイマ | SYSCLK、fMASTER、fMASTER/DIV | BUSCLK、MFCLK、LFCLK |
| コンパレータ | PCLK、fMASTER(2) | BUSCLK |
| ウォッチドッグ | LSI、SYSCLK、fCPU(3) | LFCLK |