JAJAA65B June   2014  – October 2025 DS90UB913A-Q1 , DS90UB954-Q1 , DS90UB960-Q1 , DS90UB9702-Q1

 

  1.   1
  2.   概要
  3.   商標
  4. 1はじめに
  5. 2PoC (Power over Coax) の動作原理
    1. 2.1 インダクタの特性
    2. 2.2 コンデンサ特性
    3. 2.3 インダクタとフェライト ビーズ
  6. 3設計上の考慮事項
    1. 3.1 周波数範囲
    2. 3.2 電源に関する考慮事項
    3. 3.3 抵抗に関する考慮事項
    4. 3.4 インダクタのサイズに関する検討事項
    5. 3.5 レイアウトに関する考慮事項
  7. 4FPD-Link PoC の要件
    1. 4.1 チャネル要件
  8. 5PoC ノイズ
    1. 5.1 PoC のノイズ要件
    2. 5.2 VPoC のノイズおよびパルスの測定
      1. 5.2.1 要件
      2. 5.2.2 測定手順
    3. 5.3 RIN+ ノイズの測定
      1. 5.3.1 要件
      2. 5.3.2 測定手順
    4. 5.4 PoC ノイズの原因
    5. 5.5 ノイズ測定のベスト プラクティス
    6. 5.6 PoC ノイズの影響の低減
  9. 6TI でレビュー済みの PoC ネットワーク
    1. 6.1 FPD-Link III データシートに記載の PoC ネットワーク
    2. 6.2 Murata FPD3 のネットワーク
      1. 6.2.1 Murata FPD3 の設計 1
      2. 6.2.2 Murata FPD3 の設計 2
      3. 6.2.3 Murata FPD3 の設計 3
      4. 6.2.4 Murata FPD3 の設計 4
      5. 6.2.5 Murata FPD3 の設計 5
      6. 6.2.6 Murata FPD3 の設計 6
    3. 6.3 TDK FPD3 ネットワーク
      1. 6.3.1 TDK FPD3 の設計 1
      2. 6.3.2 TDK FPD3 の設計 2
      3. 6.3.3 TDK FPD3 の設計 3
      4. 6.3.4 TDK FPD3 の設計 4
      5. 6.3.5 TDK FPD3 の設計 5
      6. 6.3.6 TDK FPD3 の設計 6
      7. 6.3.7 TDK FPD3 の設計 7
      8. 6.3.8 TDK FPD3 の設計 8
    4. 6.4 Coilcraft FPD3 のネットワーク
      1. 6.4.1 Coilcraft FPD3 の設計 1
      2. 6.4.2 Coilcraft FPD3 の設計 2
      3. 6.4.3 Coilcraft FPD3 の設計 3
      4. 6.4.4 Coilcraft FPD3 の設計 4
      5. 6.4.5 Coilcraft FPD3 の設計 5
      6. 6.4.6 Coilcraft FPD3 の設計 6
      7. 6.4.7 Coilcraft FPD3 の設計 7
      8. 6.4.8 Coilcraft FPD3 の設計 8
      9. 6.4.9 Coilcraft FPD3 の設計 9
    5. 6.5 Murata FPD4 のネットワーク
      1. 6.5.1  設計 1
      2. 6.5.2  設計 2
      3. 6.5.3  設計 3
      4. 6.5.4  設計 4
      5. 6.5.5  設計 5
      6. 6.5.6  設計 6
      7. 6.5.7  設計 7
      8. 6.5.8  設計 8
      9. 6.5.9  設計 9
      10. 6.5.10 設計 10
      11. 6.5.11 設計 11
      12. 6.5.12 設計 12
      13. 6.5.13 設計 13
      14. 6.5.14 設計 14
      15. 6.5.15 設計 15
      16. 6.5.16 設計 16
      17. 6.5.17 設計 17
      18. 6.5.18 設計 18
      19. 6.5.19 設計 19
      20. 6.5.20 設計 20
      21. 6.5.21 設計 21
      22. 6.5.22 設計 22
      23. 6.5.23 設計 23
      24. 6.5.24 設計 24
      25. 6.5.25 設計 25
      26. 6.5.26 設計 26
      27. 6.5.27 設計 27
      28. 6.5.28 設計 28
      29. 6.5.29 設計 29
    6. 6.6 TDK FPD4 ネットワーク
      1. 6.6.1  設計 1
      2. 6.6.2  設計 2
      3. 6.6.3  設計 3
      4. 6.6.4  設計 4
      5. 6.6.5  設計 5
      6. 6.6.6  設計 6
      7. 6.6.7  設計 7
      8. 6.6.8  設計 8
      9. 6.6.9  設計 9
      10. 6.6.10 設計 10
      11. 6.6.11 設計 11
      12. 6.6.12 設計 12
      13. 6.6.13 設計 13
      14. 6.6.14 設計 14
      15. 6.6.15 設計 15
      16. 6.6.16 設計 16
      17. 6.6.17 設計 17
      18. 6.6.18 設計 18
      19. 6.6.19 設計 19
      20. 6.6.20 設計 20
      21. 6.6.21 設計 21
      22. 6.6.22 設計 22
      23. 6.6.23 設計 23
    7. 6.7 Coilcraft FPD4 のネットワーク
      1. 6.7.1  設計 1
      2. 6.7.2  設計 2
      3. 6.7.3  設計 3
      4. 6.7.4  設計 4
      5. 6.7.5  設計 5
      6. 6.7.6  設計 6
      7. 6.7.7  設計 7
      8. 6.7.8  設計 8
      9. 6.7.9  設計 9
      10. 6.7.10 設計 10
      11. 6.7.11 設計 11
      12. 6.7.12 設計 12
      13. 6.7.13 設計 13
      14. 6.7.14 設計 14
      15. 6.7.15 設計 15
  10. 7まとめ
  11. 8参考資料
  12. 9改訂履歴

4.1 チャネル要件

FPD-Link デバイス間でエラーフリーの通信を行うには、高速チャネルの反射損失および挿入損失は、ワーストケースの電流負荷および温度条件において、TI で定義されている制限内に収まるようにする必要があります。高速チャネルには、シリアライザ PCB、ケーブル、デシリアライザ PCB が含まれます。PoC ネットワークは、PCB バジェットおよび総合的なチャネル全体の要件の一部にすぎません。各 PCB 上のパターン、コネクタ、および高速パターンに接触する部品はすべて、チャネルの損失に影響を及ぼす可能性があります。このため、選択した部品とケーブルのレイアウトおよび品質は非常に重要です。

TI は、チャネル全体、PCB、ケーブルのバジェットについてチャネル要件を定義しています。ここで、チャネル全体は PCB とケーブルのバジェットを合わせたものです。PCB とケーブルの両方のバジェットを個別に満たすことが推奨されますが、主な要件はチャネル全体のバジェットを満たすことです。これにより、PCB バジェットにわずかに違反する PoC ネットワークでも、ケーブルを短くするか、より高品質なケーブルを使用して、付加的な損失を補償すれば、チャネル全体のバジェットを満たすことができ、ある程度の柔軟性が得られます。同様に、ケーブルの損失が多くケーブル バジェットに違反している場合も、PCB の設計により PCB バジェット内に追加のマージンが生まれれば、チャネル全体の損失の要件を満たすことができます。PCB とケーブルの合計損失がチャネル全体のバジェット以内である限り、チャネル仕様は満たされているとみなされます。ただし、それぞれのバジェットを出来る限り大きなマージンで満たすことをお勧めします。シミュレーションまたは測定により挿入損失と反射損失を評価するときは、最大の温度条件と電流負荷でシステムにストレスを加える必要があります。

反射損失の要件により、信号の劣化に対する保護が得られます。反射損失とは、トランスミッタで認識されるリンク内の反射の量を指します。通常、ネットワークではチャネルのインピーダンスの不一致があると、反射損失の要件が満たされません。インダクタとフェライト ビーズが適切に選択されていないと、ネットワークに障害が発生する可能性もあります。反射損失は次の式で計算できます。

式 5. Return LossdB=10log10⁡PoutPin

反射損失の要件を確実に満たすには、データシートの FPD-Link および PoC レイアウトのガイドラインに従うことが重要です。基板がすでに設計済みで、反射損失の要件を満たしていない場合は、基板のどの領域でインピーダンスの不一致が発生しているのかを特定するために TDR テストが役立ちます。FPD-Link III 同軸アプリケーションの反射損失の要件を、表 4-2 に示します。システムを確実に動作させるには、システムの動作周波数範囲全体にわたり、反射損失が記載されている値よりも小さい必要があります。各 FPD-Link デバイスおよび動作モードについて定義されている、必要なチャネル仕様の詳細については、TI にお問い合わせください。

『チャネル仕様』ドキュメントには、各 FPD-Link デバイスおよび動作モードについて、損失とノイズの制限値が定義されていることに留意してください。これらの制限値は予告なく変更される可能性があります。

表 4-1 FPD3 の反射損失の要件
周波数PCB バジェット (dB)全体のバジェット (dB)ケーブル バジェット (dB)
1 ～ 100MHz-20-16-20
0.1 ～ 1GHz-12 + 8×log(f[GHz])-9 + 7×log(f[GHz])-12 + 8×log(f[GHz])
1 ～ 3.775GHz-12-9-12

挿入損失とは、信号がチャネルを通過するときに信号が失う電力の量を指します。挿入損失の要件が満たされていない原因は一般にチャネルでの信号減衰で、式 6 を使用して計算できます。

式 6. Insertion LossdB=-10log10⁡PoutPin

挿入損失の要件を満たすことが問題になる場合は、TI が提供するすべての基板レイアウトおよび PoC のガイドラインが順守され、信号伝送と PoC に高品質の部品が使用されていることを確認します。FPD-Link III 同軸アプリケーションの挿入損失の要件を、表 4-2 に示します。システムを確実に動作させるには、システムの動作周波数範囲全体にわたり、挿入損失が記載されている値よりも大きい必要があります。各 FPD-Link デバイスおよび動作モードについて定義されている、必要なチャネル仕様の詳細については、TI にお問い合わせください。

表 4-2 FPD3 の挿入損失の要件
周波数PCB バジェット (dB)全体のバジェット (dB)ケーブル バジェット (dB)
1MHz-0.35-1.4-0.7
5MHz-0.35-2.3-1.6
10MHz-0.35-2.5-1.8
50MHz-0.35-3.5-2.5
100MHz-0.35-4.5-3.9
500MHz-0.35-9.5-8.7
1GHz-0.6-14-12.8
2.1GHz-1.2-21.6-19.2