JAJSWY2 July 2025 TPLD2001
ADVANCE INFORMATION
TPLD2001 にはロック機能が実装されており、セキュア アプリケーションのためのデバイス リードバック保護を可能にするとともに、TPLD2001 レジスタへの偶発的または意図しない書き込みを防止します。OTP には次の 3 つのビットがあり、ユーザーはシリアル通信インターフェイス経由で読み書きのルールを定義できます。
構成レジスタ (CFG) 読み取りロック：CFG 読み取りロックがセットされている場合、シリアル通信インターフェイス経由の構成レジスタのすべての読み取りコマンドをブロックし、0 で応答します。
レジスタとアクセス タイプ | ロック ビット | ||||
|---|---|---|---|---|---|
CFG RD ロック = 0b0 ユーザー ロック = 0b00 | CFG RD ロック = 0b0 ユーザー ロック = 0b01 | CFG RD ロック = 0b0 ユーザー ロック = 0b10 | CFG RD ロック = 0b0 ユーザー ロック = 0b11 | CFG RD ロック = 0b1 ユーザー ロック = 0bXX | |
デバイス ID (0x000 - 0x003) | R | R | R | R | R |
ID のプログラミング (0x004 - 0x007) | R | R | R | R | R |
カウンター COUNT (0x010 - 0x01F) | R | R | R | R | — |
カウンター DATA (0x020 - 0x02F) | R/W | R/W | R | R | — |
ウォッチドッグ タイマのデータ (0x030 - 0x031) | R/W | R/W | R | R | — |
ウォッチドッグ タイマ ステータス (0x032) | R | R | R | R | R |
パターン ジェネレータ (0x040 - 0x041) | R/W | R/W | R | R | — |
ステート マシン (0x050 - 0x05F) | R/W | R | R/W | R | — |
アナログ コンパレータ用の電圧リファレンスの選択 (0x070 - 0x07F) | R/W | R | R | R/W | — |
仮想入力 (0x0E0) | R/W | R/W | R/W | R/W | R/W |
仮想出力 (0x0E1) | R | R | R | R | R |
CRC のステータス (0x0FE) | R | R | R | R | R |
構成レジスタ (0x200 - 0x3FF) | R | R | R | R | — |
シリアル通信インターフェイス経由のデバイスに対する書き込みコマンドで、保護ビットに基づいてブロックされていない場合には、OTP ビットをミラーリングする構成レジスタの内容が変更されます。これらの書き込みコマンドによって OTP ビット自体は変更されません。POR イベントがあると、このレジスタ ビットは OTP の元のプログラムされた内容に復元されます。